



阻抗与电化学 LCD Flash 单片机

BH67F2493

版本: V1.30 日期: 2026-03-03

www.holtek.com

目录

特性	8
CPU 特性	8
周边特性	8
概述	9
方框图	10
引脚图	11
引脚说明	13
极限参数	19
直流电气特性	19
工作电压特性	19
工作电流特性	19
待机电流特性	20
交流电气特性	21
内部高速振荡器 – HIRC – 频率精准度	21
内部低速振荡器电气特性 – LIRC	21
外部低速晶振振荡器 – LXT	22
工作频率电气特性曲线图	22
系统上电时间电气特性	22
输入 / 输出口电气特性	23
存储器电气特性	24
LVD/LVR 电气特性	24
模拟前端电路特性	25
LDO 电气特性	25
OPA 电气特性	26
内部参考电压电气特性	27
模拟开关电气特性	27
12-bit D/A 转换器电气特性	27
A/D 转换器电气特性	27
PGA 转换器电气特性	28
有效位数 – ENOB	28
LCD 驱动器电气特性	29
I ² C 电气特性	30
上电复位特性	31
系统结构	31
时序和流水线结构	31
程序计数器	32
堆栈	33
算术逻辑单元 – ALU	35

Flash 程序存储器	36
结构	36
特殊向量	36
查表	37
查表范例	37
唯一 ID – UID	38
在线烧录 – ICP	39
片上调试 – OCDS	40
在线应用编程 – IAP	40
数据存储器	54
结构	54
数据存储器寻址	54
通用数据存储器	55
线性数据存储器映射	55
特殊功能数据存储器	56
特殊功能寄存器	58
间接寻址寄存器 – IAR0, IAR1, IAR2	58
存储器指针 – MP0, MP1H/MP1L, MP2H/MP2L	58
程序存储区指针 – PBP	59
累加器 – ACC	60
程序计数器低字节寄存器 – PCL	60
查表寄存器 – TBLP, TBHP, TBLH	60
Option 存储器映射寄存器 – ORMC	60
状态寄存器 – STATUS	61
EEPROM 数据存储器	62
EEPROM 数据存储器结构	62
EEPROM 寄存器	62
EEPROM 读数据	64
EEPROM 页擦操作	65
EEPROM 写操作	65
写保护	66
EEPROM 中断	67
编程注意事项	67
振荡器	70
振荡器概述	70
系统时钟配置	70
内部高速 RC 振荡器 – HIRC	70
内部 32kHz 振荡器 – LIRC	71
外部 32.768kHz 晶体振荡器 – LXT	71
工作模式和系统时钟	72
系统时钟	72

系统工作模式	73
控制寄存器	74
工作模式切换	76
待机电流的注意事项	79
唤醒	79
看门狗定时器	80
看门狗定时器时钟源	80
看门狗定时器控制寄存器	80
看门狗定时器操作	81
复位和初始化	82
复位功能	82
复位初始状态	85
输入 / 输出端口	91
上拉电阻	91
PA 口唤醒	92
输入 / 输出端口控制寄存器	92
引脚共用功能	93
输入 / 输出引脚结构	101
读端口功能	102
编程注意事项	103
定时器模块 – TM	104
简介	104
TM 操作	104
TM 时钟源	104
TM 中断	104
TM 外部引脚	105
编程注意事项	106
标准型 TM – STM	107
标准型 TM 操作	107
标准型 TM 寄存器介绍	107
标准型 TM 工作模式	111
周期型 TM – PTM	121
周期型 TM 操作	121
周期型 TM 寄存器介绍	121
周期型 TM 工作模式	125
音频型 TM – ATM	134
音频型 TM 操作	134
音频型 TM 寄存器介绍	134
音频型 TM 工作模式	138
音频 PWM 输出使用介绍	148
内部电源供电	152

内部参考电压发生器	153
内部参考电压寄存器介绍	153
D/A 转换器 – DAC	154
D/A 转换器寄存器介绍	154
运算放大器 – OPA	157
运算放大器寄存器介绍	157
输入失调校准	161
生物阻抗分析功能	162
正弦波发生器	162
生物阻抗分析寄存器	164
A/D 转换器	168
A/D 转换器简介	168
A/D 转换寄存器介绍	168
A/D 转换器数据传输率的定义	174
A/D 转换器操作	174
A/D 转换步骤	175
编程注意事项	176
A/D 转换器传输功能	176
A/D 转换数据	177
A/D 转换数据转为电压值	177
串行接口模块 – SIM	178
SPI 接口	178
I ² C 接口	185
UART 接口	195
UART 外部引脚	196
UART 单线模式	196
UART 数据传输方案	196
UART 状态和控制寄存器	197
波特率发生器	203
UART 模块的设置与控制	205
UART 发送器	206
UART 接收器	207
接收错误处理	209
UART 模块中断结构	210
UART 模块暂停和唤醒	211
LCD 驱动器	212
LCD 显示存储器	212
LCD 时钟源	213
LCD 寄存器	214
LCD 电压源和偏压	216
LCD 复位状态	218

LCD 驱动输出	218
编程注意事项	227
16 位乘法单元 – MDU	228
MDU 寄存器	228
MDU 操作	229
循环冗余校验 – CRC	230
CRC 寄存器	230
CRC 操作	232
CRC 计算	232
低电压检测 – LVD	236
LVD 寄存器	236
LVD 操作	236
中断	238
中断寄存器	238
中断操作	245
外部中断	245
A/D 转换器中断	246
多功能中断	246
TM 中断	246
EEPROM 中断	246
LVD 中断	247
时基中断	247
串行接口模块中断	248
UART 中断	248
中断唤醒功能	249
编程注意事项	249
配置选项	249
应用电路	250
指令集	251
简介	251
指令周期	251
数据的传送	251
算术运算	251
逻辑和移位运算	251
分支和控制转换	252
位运算	252
查表运算	252
其它运算	252
指令集概要	253
惯例	253
扩展指令集	256

指令定义	258
扩展指令定义	270
封装信息	280
64-pin LQFP (7mm×7mm) 外形尺寸	281
80-pin LQFP (10mm×10mm) 外形尺寸	282

特性

CPU 特性

- 工作电压：
 - ◆ $f_{SYS}=4\text{MHz}$: 1.8V~5.5V
 - ◆ $f_{SYS}=8\text{MHz}$: 1.8V~5.5V
 - ◆ $f_{SYS}=12\text{MHz}$: 2.7V~5.5V
- $V_{DD}=5\text{V}$, 系统时钟为 12MHz 时, 指令周期为 $0.33\mu\text{s}$
- 暂停和唤醒功能, 以降低功耗
- 振荡器类型:
 - ◆ 内部高速 4/8/12MHz RC – HIRC
 - ◆ 外部低速 32.768kHz 晶振 – LXT
 - ◆ 内部低速 32kHz RC – LIRC
- 多种工作模式: 快速模式、低速模式、空闲模式和休眠模式
- 内部集成的振荡器, 无需外接元件
- 所有指令都可在 1~3 个指令周期内完成
- 查表指令
- 115 条功能强大的指令系统
- 16 层硬件堆栈
- 位操作指令

周边特性

- Flash 程序存储器: $64\text{K}\times 16$
- 数据存储器: 3072×8 , 支持线性寻址
- True EEPROM 存储器: 8192×8
- 在线应用编程功能 – IAP
- 128-bit 唯一 ID
- 看门狗定时器功能
- 多达 53 个双向 I/O 口
- 6 个与 I/O 口复用的外部中断输入
- 多个定时器模块用于时间测量、捕捉输入、比较匹配输出、PWM 输出及单脉冲输出
- 双时基功能, 用于产生固定时间的中断信号
- 血糖仪 AFE
 - ◆ 多通道 24-bit 分辨率的 A/D 转换器
 - ◆ 内部 LDO
 - ◆ 内部参考电压发生器
 - ◆ 2 个 12-bit D/A 转换器
 - ◆ 2 个运算放大器
 - ◆ 生物阻抗分析功能

- LCD 驱动器功能
 - ◆ SEG×COM: 40×4, 38×6 或 36×8
 - ◆ 占空比类型: 1/4 Duty, 1/6 Duty 或 1/8 Duty
 - ◆ 偏压电平: 1/3 Bias 或 1/4 Bias
 - ◆ 偏压类型: R 型
 - ◆ 波形类型: A 型或 B 型
- 串行接口模块 – SIM, 用于 SPI 或 I²C 通信
- 全双工或半双工通用异步收发器接口 – UART
- 内建乘除法单元 – MDU
- 内建 16-bit 循环冗余校验功能 – CRC
- 低电压复位功能
- 低电压检测功能
- 封装类型: 64/80-pin LQFP

概述

该单片机是一款具有 8 位高性能精简指令集的 Flash 单片机, 内置血糖仪 AFE 模块, 专门为血糖仪产品而设计。


在存储器特性方面, Flash 存储器可多次编程的特性给用户提供了较大的方便。除了 Flash 程序存储器, 还包含了一个 RAM 数据存储器和一个可用于存储序号、校准数据等非易失性数据的 True EEPROM 存储器。此外通过使用 IAP 功能, 便于用户直接将测量的数据存储至程序存储器中或进行应用程序更新。

在模拟特性方面, 该单片机包含一个多通道 24-bit Delta Sigma A/D 转换器、2 个 12-bit D/A 转换器和 2 个运算放大器。该单片机还带有多个使用灵活的定时器模块, 可提供定时功能、脉冲产生功能及 PWM 产生功能。内建完整的 SPI、UART 和 I²C 接口功能, 为设计者提供了一个易与外部硬件通信的接口。内部看门狗定时器、低压复位和低电压检测等内部保护特性, 外加优秀的抗干扰和 ESD 保护性能, 确保单片机在恶劣的电磁干扰环境下可靠地运行。


该单片机提供了丰富的外部低速、内部高速和低速振荡器功能选项, 完全内置的两个系统振荡器, 无需外围元器件。其不同工作模式之间动态切换的能力, 为用户提供了一个优化单片机操作和减少功耗的手段。

针对血糖仪应用, 该单片机内置多个相关功能, 例如内部参考电压发生器、内部 LDO、24-bit Delta Sigma A/D 转换器、12-bit D/A 转换器、运算放大器及 LCD 驱动器等。外加 I/O 使用灵活、16-bit CRC 功能、乘除法单元和时基功能等其它特性, 使这款单片机可以广泛应用于血糖仪产品。

方框图



引脚图



引脚说明

每个引脚的功能如下表所述，而引脚配置的详细内容见规格书其它章节。下述引脚功能表格是针对最大封装提供的引脚，对于小封装会有部分引脚未出现。

引脚名称	功能	OPT	I/T	O/T	说明
PA0/XT1/PTP0I/ OCDSDA/ICPDA	PA0	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	XT1	PAS0	AN	—	LXT 振荡器引脚
	PTP0I	PAS0	ST	—	PTM0 捕捉输入
	OCDSDA	—	ST	CMOS	OCDS 数据 / 地址引脚，仅用于 EV 芯片
	ICPDA	—	ST	CMOS	ICP 数据 / 地址引脚
PA1/INT0/STCK	PA1	PAPU PAWU	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	INT0	INTEG0 INTC0	ST	—	外部中断
	STCK	IFS0	ST	—	STM 时钟输入
PA2/XT2/PTCK0/ OCDSCK/ICPCK	PA2	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	XT2	PAS0	—	AN	LXT 振荡器输出
	PTCK0	PAS0	ST	—	PTM0 时钟输入或捕捉输入
	OCDSCK	—	ST	—	OCDS 时钟引脚，仅用于 EV 芯片
	ICPCK	—	ST	—	ICP 时钟引脚
PA3/PTP1/PTP1I/AN5	PA3	PAPU PAWU PAS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	PTP1	PAS0	—	CMOS	PTM1 输出
	PTP1I	PAS0 IFS0	ST	—	PTM1 捕捉输入
	AN5	PAS0	AN	—	A/D 转换器外部输入
PA4/SDO/TX1	PA4	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	SDO	PAS1	—	CMOS	SPI 串行数据输出
	TX1	PAS1	—	CMOS	UART1 串行数据输出
PA5/ \overline{SCS} /STPI/RX1/ TX1/SEG32	PA5	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻和唤醒功能
	\overline{SCS}	PAS1 IFS0	ST	CMOS	SPI 从机选择
	STPI	PAS1	ST	—	STM 捕捉输入
	RX1/TX1	PAS1 IFS1	ST	CMOS	UART1 串行数据输入 (全双工通信)， UART1 串行数据输入 / 输出 (单线通信模式)
	SEG32	PAS1	—	AN	LCD SEG 输出

引脚名称	功能	OPT	I/T	O/T	说明
PA6/STCK/SCK/SCL/ SEG31	PA6	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻和唤醒功能
	STCK	PAS1 IFS0	ST	—	STM 时钟输入
	SCK	PAS1 IFS0	ST	CMOS	SPI 串行时钟
	SCL	PAS1 IFS0	ST	NMOS	I ² C 时钟线
	SEG31	PAS1	—	AN	LCD SEG 输出
PA7/ATCK/SDI/SDA/ SEG30	PA7	PAPU PAWU PAS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻和唤醒功能
	ATCK	PAS1	ST	—	ATM 时钟输入
	SDI	PAS1 IFS0	ST	—	SPI 数据输入
	SDA	PAS1 IFS0	ST	NMOS	I ² C 数据线
	SEG30	PAS1	—	AN	LCD SEG 输出
PB0/SEG29	PB0	PBPU PBS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG29	PBS0	—	AN	LCD SEG 输出
PB1/INT1/STPB/ SEG28	PB1	PBPU PBS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	INT1	PBS0 INTEG0 INTC0	ST	—	外部中断
	STPB	PBS0	—	CMOS	STM 反相输出
	SEG28	PBS0	—	AN	LCD SEG 输出
PB2/INT2/STP/ $\overline{\text{SCS}}$ / SEG27	PB2	PBPU PBS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	INT2	PBS0 INTEG0 MFI3	ST	—	外部中断
	STP	PBS0	—	CMOS	STM 输出
	$\overline{\text{SCS}}$	PBS0 IFS0	ST	CMOS	SPI 从机选择
	SEG27	PBS0	—	AN	LCD SEG 输出
PB3/INT3/SCK/SCL/ SEG26	PB3	PBPU PBS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	INT3	PBS0 INTEG0 MFI3	ST	—	外部中断
	SCK	PBS0 IFS0	ST	CMOS	SPI 串行时钟
	SCL	PBS0 IFS0	ST	NMOS	I ² C 时钟线
	SEG26	PBS0	—	AN	LCD SEG 输出

引脚名称	功能	OPT	I/T	O/T	说明
PB4/SEG36	PB4	PBPU PBS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG36	PBS1	—	AN	LCD SEG 输出
PB5/SEG37	PB5	PBPU PBS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG37	PBS1	—	AN	LCD SEG 输出
PB6/SEG38	PB6	PBPU PBS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG38	PBS1	—	AN	LCD SEG 输出
PB7/SEG39	PB7	PBPU PBS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG39	PBS1	—	AN	LCD SEG 输出
PC0/AN1	PC0	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	AN1	PCS0	AN	—	A/D 转换器外部输入
PC1/AN0	PC1	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	AN0	PCS0	AN	—	A/D 转换器外部输入
PC2/PTP1/PTP1I/INT5	PC2	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	PTP1	PCS0	—	CMOS	PTM1 输出
	PTP1I	PCS0 IFS0	ST	—	PTM1 捕捉输入
	INT5	PCS0 INTEG1 INTC2	ST	—	外部中断
PC3/PTCK1/PTP0	PC3	PCPU PCS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	PTCK1	PCS0	ST	—	PTM1 时钟输入或捕捉输入
	PTP0	PCS0	—	CMOS	PTM0 输出
PC4/ \overline{SCS}	PC4	PCPU PCS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	\overline{SCS}	PCS1 IFS0	ST	CMOS	SPI 从机选择
PC5/SCK/SCL	PC5	PCPU PCS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SCK	PCS1 IFS0	ST	CMOS	SPI 串行时钟
	SCL	PCS1 IFS0	ST	NMOS	I ² C 时钟线
PC6/SDI/SDA/RX1/ TX1	PC6	PCPU PCS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SDI	PCS1 IFS0	ST	—	SPI 数据输入
	SDA	PCS1 IFS0	ST	NMOS	I ² C 数据线
	RX1/TX1	PCS1 IFS1	ST	CMOS	UART1 串行数据输入 (全双工通信), UART1 串行数据输入 / 输出 (单线通信模式)

引脚名称	功能	OPT	I/T	O/T	说明
PC7/SDO/TX1	PC7	PCPU PCS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SDO	PCS1	—	CMOS	SPI 串行数据输出
	TX1	PCS1	—	CMOS	UART1 串行数据输出
PD0/SEG0/COM4	PD0	PDP PDS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG0	PDS0	—	AN	LCD SEG 输出
	COM4	PDS0	—	AN	LCD COM 输出
PD1/SEG1/COM5	PD1	PDP PDS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG1	PDS0	—	AN	LCD SEG 输出
	COM5	PDS0	—	AN	LCD COM 输出
PD2/SEG2/COM6	PD2	PDP PDS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG2	PDS0	—	AN	LCD SEG 输出
	COM6	PDS0	—	AN	LCD COM 输出
PD3/SEG3/COM7	PD3	PDP PDS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG3	PDS0	—	AN	LCD SEG 输出
	COM7	PDS0	—	AN	LCD COM 输出
PD4/SDO/TX0/SEG24	PD4	PDP PDS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SDO	PDS1	—	CMOS	SPI 串行数据输出
	TX0	PDS1	—	CMOS	UART0 串行数据输出
	SEG24	PDS1	—	AN	LCD SEG 输出
PD5/SDI/SDA/RX0/ TX0/SEG25	PD5	PDP PDS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SDI	PDS1 IFS0	ST	—	SPI 数据输入
	SDA	PDS1 IFS0	ST	NMOS	I ² C 数据线
	RX0/TX0	PDS1	ST	CMOS	UART0 串行数据输入 (全双工通信), UART0 串行数据输入 / 输出 (单线通信模式)
	SEG25	PDS1	—	AN	LCD SEG 输出
PD6/INT4/PTP0B	PD6	PDP PDS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	INT4	PDS1 INTEG1 INTC2	ST	—	外部中断
	PTP0B	PDS1	—	CMOS	PTM0 反相输出
PD7/AN4	PD7	PDP PDS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	AN4	PDS1	AN	—	A/D 转换器外部输入
PE0/SEG16	PE0	PEP PES0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG16	PES0	—	AN	LCD SEG 输出

引脚名称	功能	OPT	I/T	O/T	说明
PE1/SEG17	PE1	PEPU PES0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG17	PES0	—	AN	LCD SEG 输出
PE2/SEG18	PE2	PEPU PES0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG18	PES0	—	AN	LCD SEG 输出
PE3/SEG19	PE3	PEPU PES0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG19	PES0	—	AN	LCD SEG 输出
PE4/SEG20	PE4	PEPU PES1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG20	PES1	—	AN	LCD SEG 输出
PE5/SEG21	PE5	PEPU PES1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG21	PES1	—	AN	LCD SEG 输出
PE6/SEG22	PE6	PEPU PES1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG22	PES1	—	AN	LCD SEG 输出
PE7/SEG23	PE7	PEPU PES1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG23	PES1	—	AN	LCD SEG 输出
PF0/SEG8	PF0	PFPU PFS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG8	PFS0	—	AN	LCD SEG 输出
PF1/SEG9	PF1	PFPU PFS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG9	PFS0	—	AN	LCD SEG 输出
PF2/SEG10	PF2	PFPU PFS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG10	PFS0	—	AN	LCD SEG 输出
PF3/SEG11	PF3	PFPU PFS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG11	PFS0	—	AN	LCD SEG 输出
PF4/SEG12	PF4	PFPU PFS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG12	PFS1	—	AN	LCD SEG 输出
PF5/SEG13	PF5	PFPU PFS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG13	PFS1	—	AN	LCD SEG 输出
PF6/SEG14	PF6	PFPU PFS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG14	PFS1	—	AN	LCD SEG 输出
PF7/SEG15	PF7	PFPU PFS1	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG15	PFS1	—	AN	LCD SEG 输出
PG0/SEG33	PG0	PGPU PGS0	ST	CMOS	通用 I/O 口，可通过寄存器设置上拉电阻
	SEG33	PGS0	—	AN	LCD SEG 输出

引脚名称	功能	OPT	I/T	O/T	说明
PG1/SEG34	PG1	PGPU PGS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG34	PGS0	—	AN	LCD SEG 输出
PG2/SEG35	PG2	PGPU PGS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	SEG35	PGS0	—	AN	LCD SEG 输出
PG3/ATP/ATP_PWM1/ AN3	PG3	PGPU PGS0	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	ATP	PGS0	—	CMOS	ATM 输出
	ATP_PWM1	PGS0	—	CMOS	ATM 音频 PWM 输出模式输出 1
	AN3	PGS0	AN	—	A/D 转换器外部输入
PG4/ATPB/ATP_ PWM2/AN2	PG4	PGPU PGS1	ST	CMOS	通用 I/O 口, 可通过寄存器设置上拉电阻
	ATPB	PGS1	—	CMOS	ATM 反相输出
	ATP_PWM2	PGS1	—	CMOS	ATM 音频 PWM 输出模式输出 2
	AN2	PGS1	AN	—	A/D 转换器外部输入
COM0~COM3	COM0~COM3	—	—	AN	LCD COM 输出
SEG4~SEG7	SEG4~SEG7	—	—	AN	LCD SEG 输出
VMAX	VMAX	—	PWR	—	LCD 最大电压, 需连接到 VDD 或 PLCD
PLCD	PLCD	—	PWR	AN	LCD 电源
AI0~AI9	AI0~AI9	—	AN	AN	AFE 模拟 I/O 引脚
VG	VG	—	AN	—	虚拟地
DACVREF	DACVREF	—	AN	—	D/A 转换器参考电压
VOREG	VOREG	—	—	AN	LDO 输出
		—	AN	—	D/A 转换器、OPA 正电源供电
VDD	VDD	—	PWR	—	数字正电源
VSS	VSS	—	PWR	—	数字负电源
AVDD	AVDD	—	PWR	—	模拟正电源
AVSS	AVSS	—	PWR	—	模拟负电源

注: I/T: 输入类型;

OPT: 通过寄存器选项来配置;

CMOS: CMOS 输出;

AN: 模拟信号;

O/T: 输出类型;

ST: 施密特触发输入;

NMOS: NMOS 输出;

PWR: 电源

极限参数

电源供应电压	$V_{SS}-0.3V\sim 6.0V$
端口输入电压	$V_{SS}-0.3V\sim V_{DD}+0.3V$
储存温度	$-60^{\circ}C\sim 150^{\circ}C$
工作温度	$-40^{\circ}C\sim 85^{\circ}C$
I_{OH} 总电流	-80mA
I_{OL} 总电流	80mA
总功耗	500mW

注：这里只强调额定功率，超过极限参数所规定的范围将对芯片造成损害，无法预期芯片在上述标示范围外的工作状态，而且若长期在标示范围外的条件下工作，可能影响芯片的可靠性。

直流电气特性

以下表格中参数测量结果可能受多个因素影响，如振荡器类型、工作电压、工作频率、引脚负载状况、温度和程序指令等等。

工作电压特性

$T_a=-40^{\circ}C\sim 85^{\circ}C$

符号	参数	测试条件	最小	典型	最大	单位
V_{DD}	工作电压 - HIRC	$f_{SYS}=4MHz$	1.8	—	5.5	V
		$f_{SYS}=8MHz$	1.8	—	5.5	
		$f_{SYS}=12MHz$	2.7	—	5.5	
	工作电压 - LXT	$f_{SYS}=32768Hz$	1.8	—	5.5	V
工作电压 - LIRC	$f_{SYS}=32kHz$	1.8	—	5.5	V	

工作电流特性

$T_a=-40^{\circ}C\sim 85^{\circ}C$

符号	工作模式	测试条件		最小	典型	最大	单位
		V_{DD}	条件				
I_{DD}	低速模式 - LIRC	1.8V	$f_{SYS}=32kHz$	—	8	16	μA
		3V		—	10	20	
		5V		—	30	50	
	低速模式 - LXT	1.8V	$f_{SYS}=32768Hz$	—	8	16	μA
		3V		—	10	20	
		5V		—	30	50	

符号	工作模式	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
I _{DD}	快速模式 – HIRC	1.8V	f _{SYS} =4MHz	—	0.3	0.5	mA
		3V		—	0.4	0.6	
		5V		—	0.8	1.2	
		1.8V	f _{SYS} =8MHz	—	0.6	1.0	mA
		3V		—	0.8	1.2	
		5V		—	1.6	2.4	
		2.7V	f _{SYS} =12MHz	—	1.0	1.4	mA
		3V		—	1.2	1.8	
		5V		—	2.4	3.6	

注：当使用该表格电气特性数据时，以下几点需注意：

1. 任何数字输入都设置为非浮空的状态。
2. 所有测量都在无负载且所有外围功能关闭的条件下进行。
3. 无直流电流通路。
4. 所有工作电流数值通过一个连续的 NOP 指令循环程序测得。

待机电流特性

T_a=25°C，除非另有说明

符号	待机模式	测试条件		最小	典型	最大	最大 @85°C	单位
		V _{DD}	条件					
I _{STB}	休眠模式	1.8V	WDT off	—	0.45	0.80	7.00	μA
		3V		—	0.45	0.90	8.00	
		5V		—	0.5	2.0	10.0	
		1.8V	WDT on	—	1.2	2.4	2.9	μA
		3V		—	1.5	3.0	3.6	
		5V		—	3	5	6	
	空闲模式 0 – LIRC	1.8V	f _{SUB} on	—	2.4	4.0	4.8	μA
		3V		—	3	5	6	
		5V		—	5	10	12	
	空闲模式 0 – LXT	1.8V	f _{SUB} on	—	2.4	4.0	4.8	μA
		3V		—	3	5	6	
		5V		—	5	10	12	
	空闲模式 1 – HIRC	1.8V	f _{SUB} on, f _{SYS} =4MHz	—	144	200	240	μA
		3V		—	180	250	300	
		5V		—	400	600	720	
1.8V		f _{SUB} on, f _{SYS} =8MHz	—	288	400	480	μA	
3V			—	360	500	600		
5V			—	600	800	960		
2.7V		f _{SUB} on, f _{SYS} =12MHz	—	432	600	720	μA	
3V	—		540	750	900			
5V	—	800	1200	1440				

注：当使用该表格电气特性数据时，以下几点需注意：

1. 任何数字输入都设置为非浮空的状态。
2. 所有测量都在无负载且所有外围功能关闭的条件下进行。
3. 无直流电流通路。
4. 所有待机电流数值都是在执行 HALT 指令停止执行所有指令后测得。

交流电气特性

以下表格中参数测量结果可能受多个因素影响，如振荡器类型、工作电压、工作频率、和温度等等。

内部高速振荡器 – HIRC – 频率精度

程序烧录时，烧录器会依据用户选择的 HIRC 频率和工作电压 (3V 或 5V) 对 HIRC 进行频率精度调整。

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	温度				
f _{HIRC}	通过烧录器调整后的 4MHz HIRC 频率	3V/5V	25°C	-1%	4	+1%	MHz
			-40°C~85°C	-2%	4	+2%	
		2.2V~5.5V	25°C	-2.5%	4	+2.5%	
			-40°C~85°C	-3%	4	+3%	
		1.8V~5.5V	25°C	-10%	4	+4%	
			-40°C~85°C	-15%	4	+5%	
	通过烧录器调整后的 8MHz HIRC 频率	3V/5V	25°C	-1%	8	+1%	MHz
			-40°C~85°C	-2%	8	+2%	
		2.2V~5.5V	25°C	-2.5%	8	+2.5%	
			-40°C~85°C	-3%	8	+3%	
		1.8V~5.5V	25°C	-10%	8	+5%	
			-40°C~85°C	-15%	8	+10%	
通过烧录器调整后的 12MHz HIRC 频率	5V	25°C	-1%	12	+1%	MHz	
		-40°C~85°C	-2%	12	+2%		
	2.7V~5.5V	25°C	-2.5%	12	+2.5%		
		-40°C~85°C	-3%	12	+3%		

注：1. 烧录器可在 3V/5V 这两个可选的固定电压下对 HIRC 频率进行调整，在此提供 V_{DD}=3V/5V 时的参数值。

- 3V/5V 表格列下面提供的是全压条件下的参数值。当应用电压范围是 1.8V~3.6V 时，建议烧录器电压固定在 3V；当应用电压范围是 3.3V~5.5V 时，建议烧录器电压固定在 5V。
- 表格中提供的最小和最大误差值仅在对应的烧录器调整频率下有效。当烧录器已对所选的频率进行调整，此后再通过程序中振荡器控制位将其频率改为其它值时，频率误差范围将增加到 ±20%。

内部低速振荡器电气特性 – LIRC

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	温度				
f _{LIRC}	LIRC 频率	3V	25°C	-2%	32	+2%	kHz
		2.2V~5.5V	-40°C~85°C	-7%	32	+7%	
		1.8V~5.5V	-40°C~85°C	-10%	32	+10%	
t _{START}	LIRC 启动时间	—	-40°C~85°C	—	—	100	μs


外部低速晶振振荡器 – LXT

Ta=25°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	温度				
f _{LXT}	LXT 频率	1.8V~5.5V	—	—	32768	—	Hz
t _{START}	LXT 启动时间	3V	—	—	—	1000	ms
		5V	—	—	—	1000	ms
Duty Cycle	占空比	—	—	40	—	60	%
R _{NEG}	负阻	1.8V	—	3×ESR	—	—	Ω

 注：C1、C2、R_P 为外部元器件，C1=C2=10pF，R_P=10MΩ。C_L=7pF，ESR=30kΩ。

工作频率电气特性曲线图



系统上电时间电气特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
t _{SST}	系统启动时间 (从 f _{sys} off 的状态下唤醒)	—	f _{sys} =f _H ~f _H /64, f _H =f _{HIRC}	—	16	—	t _{HIRC}
		—	f _{sys} =f _{sub} =f _{LXT}	—	1024	—	t _{LXT}
		—	f _{sys} =f _{sub} =f _{LIRC}	—	2	—	t _{LIRC}
	系统启动时间 (从 f _{sys} on 的状态下唤醒)	—	f _{sys} =f _H ~f _H /64, f _H =f _{HIRC}	—	2	—	t _H
		—	f _{sys} =f _{sub} =f _{LXT} 或 f _{LIRC}	—	2	—	t _{sub}
	系统速度切换时间 (快速模式 → 低速模式或 低速模式 → 快速模式)	—	f _{HIRC} off → on	—	16	—	t _{HIRC}
—		f _{LXT} off → on	—	1024	—	t _{LXT}	
t _{RSTD}	系统复位延迟时间 (上电复位或 LVR 硬件复位)	—	RR _{POR} =5 V/ms	14	16	18	ms
	系统复位延迟时间 (LVRC/WDTC/RSTC 软件复位)	—	—				
	系统复位延迟时间 (WDT 溢出)	—	—				
t _{SRESET}	软件复位最小脉宽	—	—	45	90	120	μs

 注：1. 系统启动时间里提到的 f_{sys} on/off 状态取决于工作模式类型以及所选的系统时钟振荡器。更多相关细节请参考系统工作模式章节。

 2. t_{HIRC} 等符号所表示的时间单位，是对应频率值的倒数，相关频率值在前面表格有说明。例如，

$t_{HIRC}=1/f_{HIRC}$, $t_{SYS}=1/f_{SYS}$ 等等。

- 若 LIRC 被选择作为系统时钟源且在休眠模式下 LIRC 关闭, 则上面表格中对应 t_{SST} 数值还需加上 LIRC 频率表格里提供的 LIRC 启动时间 t_{START} 。
- 系统速度切换时间实际上是指新使能的振荡器的启动时间。

输入 / 输出口电气特性

$T_a=-40^{\circ}\text{C}\sim 85^{\circ}\text{C}$

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{IL}	I/O 口低电平输入电压	5V	—	0	—	1.5	V
		—	—	0	—	0.2V _{DD}	
V _{IH}	I/O 口高电平输入电压	5V	—	3.5	—	5.0	V
		—	—	0.8V _{DD}	—	V _{DD}	
I _{OL}	I/O 口灌电流	3V	V _{OL} =0.1V _{DD}	16	32	—	mA
		5V		32	65	—	
I _{OH}	I/O 口源电流	3V	V _{OH} =0.9V _{DD}	-4	-8	—	mA
		5V		-8	-16	—	
R _{PH}	I/O 口上拉电阻 ⁽¹⁾	3V	LVPU=0, PxPU=FFH (Px: PA, PB, PC, PD, PE, PF, PG)	20	60	100	kΩ
		5V		10	30	50	
		3V	LVPU=1, PxPU=FFH (Px: PA, PB, PC, PD, PE, PF, PG)	6.67	15	23	
		5V		3.5	7.5	12	
I _{LEAK}	I/O 口输入漏电流	5V	V _{IN} =V _{DD} 或 V _{IN} =V _{SS}	—	—	±1	μA
t _{INT}	外部中断输入最小脉宽	—	—	10	—	—	μs
t _{TCK}	xTMn 时钟输入最小脉宽	—	—	0.3	—	—	μs
t _{TPI}	STM, PTMn 捕捉输入引脚最小脉宽	—	—	0.3	—	—	μs
f _{TMCLK}	STM, PTMn 最大时钟源频率	5V	—	—	—	1	f _{SYS}
t _{CPW}	STM, PTMn 捕捉输入最小脉宽	—	—	t _{CPW} ⁽²⁾	—	—	μs

注: 1. R_{PH} 内部上拉电阻值的计算方法是: 将其接地并使能输入引脚的上拉电阻选项, 然后在特定电源电压下测量该引脚上的电流, 在此基础上测量上拉电阻上的分压从而得到此上拉电阻值。

2. 对于 STM:

$$t_{CPW}=\max(2\times t_{TMCLK}, t_{TPI})$$

例 1: 若 f_{TMCLK}=8MHz, t_{TPI}=0.3μs, 则 t_{CPW}=max(0.25μs, 0.3μs)=0.3μs

例 2: 若 f_{TMCLK}=4MHz, t_{TPI}=0.3μs, 则 t_{CPW}=max(0.5μs, 0.3μs)=0.5μs

对于 PTM:

若 PTnCAPTS=0, t_{CPW}=max(2×t_{TMCLK}, t_{TPI})

若 PTnCAPTS=1, t_{CPW}=max(2×t_{TMCLK}, t_{TCK})

例 1: 若 PTnCAPTS=0, f_{TMCLK}=8MHz, t_{TPI}=0.3μs, 则 t_{CPW}=max(0.25μs, 0.3μs)=0.3μs

例 2: 若 PTnCAPTS=1, f_{TMCLK}=8MHz, t_{TCK}=0.3μs, 则 t_{CPW}=max(0.25μs, 0.3μs)=0.3μs

例 3: 若 PTnCAPTS=0, f_{TMCLK}=4MHz, t_{TPI}=0.3μs, 则 t_{CPW}=max(0.5μs, 0.3μs)=0.5μs

其中 t_{TMCLK}=1/f_{TMCLK}。

存储器电气特性

Ta=-40°C~85°C, 除非另有说明

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
Flash 程序存储器							
t _{FER}	擦除时间	—	FWERTS=0	—	4.70	5.65	ms
		—	FWERTS=1	—	5.20	6.25	
t _{FWR}	写时间	—	FWERTS=0	—	2.7	3.3	ms
		—	FWERTS=1	—	3.25	3.90	
E _P	存储单元耐受性	—	—	100K	—	—	E/W
t _{RETD}	ROM 数据保存时间	—	Ta=25°C	—	40	—	Year
t _{ACTV}	ROM 激活时间 – 从空闲 / 休眠模式唤醒	—	—	1	—	2	t _{LIRC}
数据 EEPROM 存储器							
V _{DD}	读 / 写工作电压 V _{DD}	—	—	1.8	—	5.5	V
t _{ERD}	读时间	—	—	—	—	4	t _{sys}
t _{EEER}	擦除时间	—	EWERTS=0	—	3.2	3.9	ms
		—	EWERTS=1	—	3.7	4.5	
t _{EEWR}	写时间 (字节模式)	—	EWERTS=0	—	5.4	6.6	ms
		—	EWERTS=1	—	6.7	8.1	
	写时间 (页模式)	—	EWERTS=0	—	2.2	2.7	
		—	EWERTS=1	—	3.0	3.6	
E _P	存储单元耐受性	—	—	100K	—	—	E/W
t _{RETD}	数据保存时间	—	Ta=25°C	—	40	—	Year
RAM 数据存储器							
V _{DR}	RAM 数据保存电压	—	—	1.0	—	—	V

注：1. “E/W” 表示擦 / 写次数。

 2. 在计算从空闲 / 休眠模式唤醒的系统总启动时间时，还需加上 ROM 激活时间 t_{ACTV}。

LVD/LVR 电气特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{DD}	工作电压	—	—	1.8	—	5.5	V
V _{LVR}	低电压复位电压	—	LVR 使能, 电压选择 1.7V	-5%	1.7	+5%	V
		—	LVR 使能, 电压选择 1.9V		1.9		
		—	LVR 使能, 电压选择 2.55V	-3%	2.55	+3%	
		—	LVR 使能, 电压选择 3.15V		3.15		
		—	LVR 使能, 电压选择 3.8V		3.8		

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{LVD}	低电压检测电压	—	LVD 使能, 电压选择 1.8V	-5%	1.8	+5%	V
		—	LVD 使能, 电压选择 2.0V		2.0		
		—	LVD 使能, 电压选择 2.4V		2.4		
		—	LVD 使能, 电压选择 2.6V		2.6		
		—	LVD 使能, 电压选择 3.0V		3.0		
		—	LVD 使能, 电压选择 3.3V		3.3		
		—	LVD 使能, 电压选择 3.6V		3.6		
		—	LVD 使能, 电压选择 4.0V		4.0		
I _{LVR/LVD}	工作电流	3V	LVD 使能, LVR 使能,	—	—	10	μA
		5V	V _{LVR} =1.9V, V _{LVD} =2V	—	10	15	μA
t _{LVDS}	LVDO 稳定时间	—	LVR 使能时, LVD off → on	—	—	18	μs
		—	LVR 除能时, LVD off → on	—	—	150	μs
t _{LVR}	产生 LVR 复位的低电压最短保持时间	—	TLVR[1:0]=00B	120	240	480	μs
			TLVR[1:0]=01B	0.5	1.0	2.0	
			TLVR[1:0]=10B	1	2	4	
			TLVR[1:0]=11B	2	4	8	
t _{LVD}	产生 LVD 中断的低电压最短保持时间	—	TLVD[1:0]=00B/11B	60	140	220	μs
		—	TLVD[1:0]=01B	90	200	340	
		—	TLVD[1:0]=10B	150	320	580	
I _{LVR}	LVR 使能的额外电流	5V	LVD 除能	—	—	14	μA
I _{LVD}	LVD 使能的额外电流	5V	LVR 除能	—	—	14	μA

模拟前端电路特性

LDO 电气特性

V_{DD}=V_{IN}, Ta=25°C, 除非另有说明
LDO 测试条件: MCU 进入 SLEEP 模式, 其他功能除能

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{IN}	LDO 输入电压	—	—	2.4	—	5.5	V
I _Q	LDO 静态电流	—	LDOVS[1:0]=00B, V _{IN} =3.6V, 无负载	—	600	720	μA
V _{OUT_LDO}	LDO 输出电压	—	LDOVS[1:0]=00B, V _{IN} =3.6V, I _{LOAD} =0.1mA	-5%	2.4	+5%	V
		—	LDOVS[1:0]=01B, V _{IN} =3.6V, I _{LOAD} =0.1mA		2.6		
		—	LDOVS[1:0]=10B, V _{IN} =3.6V, I _{LOAD} =0.1mA		2.2		
		—	LDOVS[1:0]=11B, V _{IN} =3.6V, I _{LOAD} =0.1mA		2.3		
ΔV _{LOAD}	LDO 负载调整率 ⁽¹⁾	—	LDOVS[1:0]=00B, V _{IN} =V _{OUT_LDO} +0.25V, 0mA≤I _{LOAD} ≤10mA	—	0.105	0.210	%/mA

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{DROP_LDO}	LDO 压降 ⁽²⁾	—	LDOVS[1:0]=00B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2%	—	—	220	mV
		—	LDOVS[1:0]=01B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2%	—	—	200	
		—	LDOVS[1:0]=10B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2%	—	—	240	
		—	LDOVS[1:0]=11B, V _{IN} =3.6V, I _{LOAD} =10mA, ΔV _{OUT_LDO} =2%	—	—	230	
TC _{LDO}	LDO 温度系数	—	Ta=-40°C~85°C, LDOVS[1:0]=00B, V _{IN} =3.6V, I _{LOAD} =100μA	—	—	±200	ppm/°C
ΔV _{LINE_LDO}	LDO 线性调整率	—	LDOVS[1:0]=00B, 2.65V≤V _{IN} ≤5.5V, I _{LOAD} =100μA	—	—	0.7	%/V
		—	LDOVS[1:0]=00B, 2.65V≤V _{IN} ≤3.6V, I _{LOAD} =100μA	—	—	0.2	%/V

注：1. 负载调整率是在恒结温条件下使用一个低 ON 时间的脉冲测得，测量时确保达到最大的功耗。功耗由输入 / 输出差分电压和输出电流决定。确保的最大功耗不允许超出全输入 / 输出范围。任何环境温度下的最大可允许功耗为 $P_D=(T_{J(MAX)} - T_a)/\theta_{JA}$ 。

2. 压降的定义：是指将输出电压维持在 2% 以内所需的输入电压 V_{IN} 与输出电压 V_{OUT} 的差值。

OPA 电气特性

Ta=25°C，除非另有说明

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{DD}	工作电压	—	—	2.2	—	5.5	V
I _{OPA}	OPA1 工作电流	3V	—	—	80	128	μA
	OPA2 工作电流	3V	—	—	—	1300	μA
AOL	OPA 开环增益	3V	—	80	100	—	dB
R _o	输出电阻值	2.4V~3.6V	Ta=0°C~50°C, R _{LOAD} =50kΩ, 0.2V<V _{OP} <V _{DD} -1.4V (电压跟随器配置)	—	—	260	Ω
I _{OS}	输入失调电流	2.4V~3.6V	Ta=0°C~50°C	-5	—	5	nA
TC	失调电压温度系数	3V	Ta=0°C~50°C	—	—	±20	μV/°C
GBW	增益带宽用于 OPA1	3V	Ta=25°C, R _L =1MΩ, C _L =60pF, V _{IN} =V _{CM} /2	—	0.7	—	MHz
	增益带宽用于 OPA2	3V	Ta=25°C, R _L =1MΩ, C _L =60pF, V _{IN} =V _{CM} /2	—	20	—	MHz
V _{OS}	输入失调电压	3V	未校准 (OPAxOF[4:0]=10000B)	-15	—	15	mV
V _{CM}	OPA 共模电压范围	3V	—	0.1	—	V _{DD} -1.4	V
V _{OR}	OPA 最大输出电压范围	3V	—	V _{SS} +0.1	—	V _{DD} -0.1	V

内部参考电压电气特性

Ta=25°C, 除非另有说明

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{IREF}	内部参考电压	3V	IREFEN=1, PVREF=10000000B	-3%	2.0	+3%	V
I _{IREF}	内部参考电压使能的额外电流	2.5V~3.3V	IREFEN=1	—	650	1000	μA
TC _{IREF}	内部参考电压温度系数	3V	Ta=10°C~40°C	—	±40	—	ppm/°C

模拟开关电气特性

Ta=25°C, 除非另有说明

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
R _{OP}	导通电阻 (除了 VG 引脚)	3V	Ta=10°C~40°C	—	—	1300	Ω
R _{VG}	导通电阻 (VG 引脚)	3V	Ta=10°C~40°C	—	—	20	Ω
I _{LEAK}	漏电流 (VG 引脚)	3V	Ta=10°C~40°C	-5	±0.5	5	nA

12-bit D/A 转换器电气特性

Ta=25°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{DD}	工作电压	—	—	2.2	—	5.5	V
DNL	非线性差分误差	3V	DACVRS[1:0]=00B	—	—	±8	LSB
INL	非线性积分误差	3V	DACVRS[1:0]=00B	—	—	±20	LSB
R _O	R2R 输出电阻	3V	—	—	5	—	kΩ
V _{DACO}	输出电压范围	—	—	0.00	—	1.00	V _{DACVREF}
V _{DACO_RIPPLE}	输出电压纹波	3V	DACVRS[1:0]=10B	-0.6	—	+0.6	mV
I _{DAC}	D/A 转换器使能的额外电流	3V	—	—	500	600	μA

A/D 转换器电气特性

Ta=25°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
AV _{DD}	A/D 转换器和 PGA 电源电压	—	—	2.4	—	5.5	V
I _{ADC}	A/D 转换器使能的额外电流	—	FLMS[2:0]=010B, 000B, V _{IN} =(V _{CM_PGA_MAX} +V _{CM_PGA_MIN})/2	—	600	750	μA
I _{ADSTB}	待机电流	—	MCU 进入休眠模式, 无负载	—	—	1	μA
N _R	分辨率	—	—	—	—	24	Bit
INL	非线性积分误差	—	AV _{DD} =3.3V, V _{REF} =V _{OREG} /2=1.65V, ΔSI=±450mV, PGAGN=1	—	±50	±200	ppm
NFB	无噪音位	—	f _{MCLK} =4MHz, FLMS[2:0]=000B, AV _{DD} =3.3V, V _{REF} =V _{OREG} /2=1.65V, PGAGN=128, OSR=16384	—	16	—	Bit

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
ENOB	有效位	—	f _{MCLK} =4MHz, FLMS[2:0]=000B, AV _{DD} =3.3V, V _{REF} =V _{OREG} /2=1.65V, ADGN=1, PGAGN=128, OSR=16384	—	18.7	—	Bit
f _{ADCK}	A/D 转换器时钟频率	—	—	40.0	409.6	440.0	kHz
f _{ADO}	A/D 转换器输出数据传输速率	—	f _{MCLK} =4MHz, FLMS[2:0]=000B, R_FILSEL=1, R_CKCHOP=1	4	—	1042	Hz
		—	f _{MCLK} =4MHz, FLMS[2:0]=010B, R_FILSEL=1, R_CKCHOP=1	10	—	2604	Hz
V _{REFP}	参考输入电压	—	—	V _{REFN} +0.8	—	AV _{DD}	V
V _{REFN}		—	—	0	—	V _{REFP} -0.8	V
V _{REF}		—	V _{REF} =(V _{REFP} -V _{REFN})×VREFGN	0.80	—	1.75	V

PGA 转换器电气特性

Ta=25°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{CM_PGA}	共模电压范围	—	—	0.40	—	AV _{DD} -0.95	V
ΔD _I	差分输入电压范围	—	Gain=PGAGN×ADGN	-V _{REF} /Gain	—	+V _{REF} /Gain	V

有效位数 – ENOB

 AV_{DD}=V_{OREG}=3.3V, V_{REF}=1.65V, f_{ADCK}=133kHz

数据传输速率 (SPS)	PGA Gain							
	1	2	4	8	16	32	64	128
4	21.5	21.5	21.4	21.3	20.9	20.2	19.4	18.7
8	21.0	20.9	20.9	20.8	20.5	19.9	19.0	18.3
16	20.5	20.5	20.5	20.3	20.2	19.6	18.7	18.0
33	19.8	19.7	19.7	19.6	19.6	19.5	18.4	17.5
65	19.2	19.0	18.8	18.6	18.6	18.4	17.9	17.1
130	18.8	18.7	18.6	18.6	18.4	18.0	17.1	16.5
260	18.3	18.3	18.3	18.2	17.5	17.2	16.8	16.0
521	17.7	17.6	17.6	17.5	17.4	16.9	16.3	15.5

$AV_{DD}=V_{OREG}=3.3V$, $V_{REF}=1.65V$, $f_{ADCK}=333kHz$

数据传输速率 (SPS)	PGA Gain							
	1	2	4	8	16	32	64	128
10	21.7	21.3	21.2	21.0	20.6	19.9	19.1	18.3
20	21.2	21.2	21.0	20.9	19.6	19.5	18.6	17.9
41	20.5	20.4	20.3	20.1	19.5	18.6	18.3	17.4
81	20.0	19.8	19.7	19.6	19.3	18.6	17.8	17.0
163	19.5	19.3	19.2	19.0	18.7	18.2	17.4	16.4
326	19.0	18.7	18.6	18.5	18.2	17.7	16.9	16.0
651	18.4	18.3	18.2	18.1	17.8	17.2	16.4	15.5
1302	17.9	17.8	17.7	17.6	17.3	16.7	15.9	15.0

LCD 驱动器电气特性

$T_a=-40^{\circ}C\sim 85^{\circ}C$


符号	参数	测试条件		最小	典型	最大	单位
		V_{DD}	条件				
V_{IN}	LCD 工作电压	—	R 型, 电源来自 PLCD 引脚, PLCD[3:0]=1xxxB	3.0	—	5.5	V
I_{LCD}	LCD 使能的额外 电流 - R 型	3V	$R_T=2340k\Omega$, 无负载, $V_A=V_{PLCD}=V_{DD}$, LCDPR=0, 1/3 Bias	—	1.5	3.0	μA
		5V		—	2.5	5.0	
		3V	$R_T=1170k\Omega$, 无负载, $V_A=V_{PLCD}=V_{DD}$, LCDPR=0, 1/3 Bias	—	3	6	
		5V		—	5	10	
		3V	$R_T=225k\Omega$, 无负载, $V_A=V_{PLCD}=V_{DD}$, LCDPR=0, 1/3 Bias	—	16	28	
		5V		—	21	40	
		3V	$R_T=25k\Omega$, 无负载, $V_A=V_{PLCD}=V_{DD}$, LCDPR=0, 1/3 Bias	—	120	180	
		5V		—	200	300	
		3V	RSEL[2:0]=110B~111B (25k Ω & 2340k Ω), QCT[2:0]=000B (1 t_{SUB}), $V_A=V_{PLCD}=3V$, LCDPR=1, 无负载, 1/3 Bias	—	50	—	
3V	RSEL[2:0]=100B (25k Ω & 1170k Ω), QCT[2:0]=000B (1 t_{SUB}), $V_A=V_{PLCD}=3V$, LCDPR=1, 无负载, 1/3 Bias	—	70	—			
I_{LCDOL}	LCD COM 与 SEG 灌电流	3V	$V_{OL}=0.1V_{DD}$	210	420	—	μA
		5V		350	700	—	
I_{LCDOH}	LCD COM 与 SEG 源电流	3V	$V_{OH}=0.9V_{DD}$	-80	-160	—	μA
		5V		-180	-360	—	
V_{LCD}	充电泵提供的电 源	2.2V~ 5.5V	LCDPR=1, CPVS[1:0]=00B, $R_T=25k\Omega$	-7%	3.3	+7%	V
			LCDPR=1, CPVS[1:0]=01B, $R_T=25k\Omega$		3.0		
			LCDPR=1, CPVS[1:0]=10B, $R_T=25k\Omega$		2.7		
		2.7V~ 5.5V	LCDPR=1, CPVS[1:0]=11B, $R_T=25k\Omega$	-7%	4.5	+7%	

I²C 电气特性

Ta=25°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
f _{I2C}	I ² C 标准模式 (100kHz) 时的 f _{sys} 频率 (注)	—	无去抖时间	2	—	—	MHz
		—	2 个系统时钟时间去抖	4	—	—	MHz
		—	4 个系统时钟时间去抖	4	—	—	MHz
	I ² C 快速模式 (400kHz) 时的 f _{sys} 频率 (注)	—	无去抖时间	4	—	—	MHz
		—	2 个系统时钟时间去抖	8	—	—	MHz
		—	4 个系统时钟时间去抖	8	—	—	MHz
f _{SCL}	SCL 时钟频率	3V/5V	标准模式	—	—	100	kHz
			快速模式	—	—	400	
t _{SCL(H)}	SCL 时钟高电平时间	3V/5V	标准模式	3.5	—	—	μs
			快速模式	0.9	—	—	
t _{SCL(L)}	SCL 时钟低电平时间	3V/5V	标准模式	3.5	—	—	μs
			快速模式	0.9	—	—	
t _{FALL}	SCL 和 SDA 下降沿时间	3V/5V	标准模式	—	—	1.3	μs
			快速模式	—	—	0.34	
t _{RISE}	SCL 和 SDA 上升沿时间	3V/5V	标准模式	—	—	1.3	μs
			快速模式	—	—	0.34	
t _{SU(SDA)}	SDA 数据建立时间	3V/5V	标准模式	0.25	—	—	μs
			快速模式	0.1	—	—	
t _{H(SDA)}	SDA 数据保持时间	3V/5V	—	0.1	—	—	μs
t _{VD(SDA)}	SDA 数据有效时间	3V/5V	—	—	—	0.6	μs
t _{SU(STA)}	START 条件建立时间	3V/5V	标准模式	3.5	—	—	μs
			快速模式	0.6	—	—	
t _{H(STA)}	START 条件保持时间	3V/5V	标准模式	4.0	—	—	μs
			快速模式 (f _{sys} ≥8MHz)	0.6	—	—	
			快速模式 (f _{sys} <8MHz)	0.8	—	—	
t _{SU(STO)}	STOP 条件建立时间	3V/5V	标准模式	3.5	—	—	μs
			快速模式	0.6	—	—	

注：使用去抖功能可使传输更稳定，降低受干扰影响通信失败的机率。




I²C 时序图

上电复位特性

Ta=-40°C~85°C

符号	参数	测试条件		最小	典型	最大	单位
		V _{DD}	条件				
V _{POR}	上电复位电压	—	—	—	—	100	mV
RR _{POR}	上电复位电压速率	—	—	0.035	—	—	V/ms
t _{POR}	V _{DD} 保持为 V _{POR} 的最小时间	—	—	1	—	—	ms




系统结构

内部系统结构是 Holtek 单片机具有良好性能的主要因素。由于采用 RISC 结构，该单片机具有高运算速度和高性能的特点。通过流水线的方式，指令的获取和执行同时进行，此举使得除了跳转和调用指令需多一个指令周期外，其它大部分标准指令或扩展指令都能分别在一个或两个指令周期内完成。8 位 ALU 参与指令集中所有的运算，它可完成算术运算、逻辑运算、移位、递增、递减和分支等功能，而内部的数据路径则是以通过累加器和 ALU 的方式加以简化。有些寄存器在数据存储器中被实现，且可以直接或间接寻址。简单的寄存器寻址方式和结构特性，确保了在提供具有较大可靠性和灵活性的 I/O 和 A/D 控制系统时，仅需要少数的外部器件。使得该单片机适用于经济型和大量生产的控制应用。


时序和流水线结构

主系统时钟由 HIRC、LIRC 或 LXT 振荡器提供，它被细分为 T1~T4 四个内部产生的非重叠时序。在 T1 时间，程序计数器自动加一并抓取一条新的指令。剩下的时间 T2~T4 完成译码和执行功能，因此，一个 T1~T4 时钟周期构成一个指令周期。虽然指令的抓取和执行发生在连续的指令周期，但单片机流水线结构会保证指令在一个指令周期内被有效执行。除非程序计数器的内容被改变，如子程序的调用或跳转，在这种情况下指令将需要多一个指令周期的时间去执行。

如果指令牵涉到分支，例如跳转或调用等指令，则需要两个指令周期才能完成指令执行。需要一个额外周期的原因是程序先用一个周期取出实际要跳转或调用的地址，再用另一个周期去实际执行分支动作，因此用户需要特别考虑额外周期的问题，尤其是在执行时间要求较严格的时候。



系统时序和流水线



指令捕捉

程序计数器

在程序执行期间，程序计数器用来指向下一个要执行的指令地址。除了“JMP”和“CALL”指令需要跳转到一个非连续的存储器地址之外，它会在每条指令执行完成以后自动加一。由于单片机存储器容量大于 8K，存储器地址可能位于某一程序存储区，可通过程序存储区指针的 PBP2~PBP0 位来选择。只有较低的 8 位，即所谓的程序计数器低字节寄存器 PCL，可以被用户直接读写。

当执行的指令要求跳转到不连续的地址时，如跳转指令、子程序调用、中断或复位等，单片机通过加载所需要的地址到程序寄存器来控制程序，对于条件跳转指令，一旦条件符合，在当前指令执行时取得的下一条指令将会被舍弃，而由一个空指令周期来取代。

程序计数器	
高字节	低字节 (PCL)
PBP2~PBP0, PC12~PC8	PCL7~PCL0

程序计数器

程序计数器的低字节，即程序计数器的低字节寄存器 PCL，可以通过程序控制，且它是可以读取和写入的寄存器。通过直接写入数据到这个寄存器，一个程序短跳转可直接执行，然而只有低字节的操作是有效的，跳转被限制在存储器的当前页中，即 256 个存储器地址范围内，当这样一个程序跳转要执行时，会插入一个空指令周期。程序计数器的低字节可由程序直接进行读取，PCL 的使用可能引起程序跳转，因此需要额外的指令周期。


程序计数器读寄存器

程序计数器读寄存器为只读寄存器，用于读取目前程序执行地址的计数器值。先读低字节寄存器再读高字节寄存器，即读取目前程序执行地址的低字节，同

时将程序计数器的高字节数据放置在 8-bit PCRH 缓存器。然后读取 PCRH 寄存器，从 8-bit PCRH 缓存器中读取数据。

下面举例说明如何读取目前程序执行地址。当目前程序执行地址为 123H 时，执行指令步骤如下：

- (1) 执行 MOV A, PCRL 指令之后 → ACC 值为 23H，并且 PCRH 值为 01H；
 执行 MOV A, PCRH 指令之后 → ACC 值为 01H。
- (2) 执行 LMOV A, PCRL 指令之后 → ACC 值为 23H，并且 PCRH 值为 01H；
 执行 LMOV A, PCRH 指令之后 → ACC 值为 01H。



● PCRL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 程序计数器读低字节寄存器 bit 7~bit 0

● PCRH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8**: 程序计数器读高字节寄存器 bit 7~bit 0


堆栈

堆栈是一个特殊的存储空间，用来存储程序计数器中的内容。该单片机有 16 层堆栈，堆栈既不是数据部分也不是程序空间部分，而且它既不是可读取也不是可写入的。当前层由堆栈指针 STKPTR[3:0] 加以指示。在子程序调用或中断响应服务时，程序计数器的内容被压入到堆栈中。当子程序或中断响应结束时，返回指令 (RET 或 RETI) 使程序计数器从堆栈中重新得到它以前的值。当一个芯片复位后，堆栈指针将指向堆栈顶部。

如果堆栈已满，且有非屏蔽的中断发生，中断请求标志会被置位，但中断响应将被禁止。当堆栈指针减少 (执行 RET 或 RETI)，中断将被响应。这个特性提供程序设计者简单的方法来预防堆栈溢出。然而即使堆栈已满，CALL 指令仍

然可以被执行，而造成堆栈溢出。使用时应避免堆栈溢出的情况发生，因为这可能导致不可预期的程序分支指令执行错误。

若堆栈溢出，则首个存入堆栈的程序计数器数据将会丢失。



• STKPTR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OSF	—	—	—	D3	D2	D1	D0
R/W	R/W	—	—	—	R	R	R	R
POR	0	—	—	—	0	0	0	0

Bit 7 **OSF**: 堆栈溢出标志位

0: 未发生堆栈溢出

1: 发生堆栈溢出

当堆栈已满，再次执行 CALL 指令时，或当堆栈为空，再次执行 RET 指令时，OSF 位都会被置为 1。该位只能通过软件清零，硬件不会自动复位。

Bit 6~4 未定义，读为“0”

Bit 3~0 **D3~D0**: 堆栈指针寄存器 bit 3~bit 0

下面举例说明当发生程序分支跳转时堆栈指针及溢出标志位是如何变化的。

(1) 连续执行 17 次 CALL 指令，期间未执行 RET 指令，STKPTR[3:0] 和 OSF 位内容变化如下：

CALL 执行次数	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
STKPTR[3:0] 值	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	0	1
OSF 值	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

(2) 当 OSF 位为 1 时，如果不清除 OSF 位，无论执行多少次 RET 指令，OSF 位都为 1。

(3) 当堆栈为空时，连续执行 16 次 RET 指令，STKPTR[3:0] 和 OSF 位内容变化如下：

RET 执行次数	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
STKPTR[3:0] 值	0	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OSF 值	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

算术逻辑单元 – ALU

算术逻辑单元是单片机中很重要的部分，执行指令集中的算术和逻辑运算。ALU 连接到单片机的数据总线，在接收相关的指令码后执行需要的算术与逻辑操作，并将结果存储在指定的寄存器，当 ALU 计算或操作时，可能导致进位、借位或其它状态的变化，而相关的状态寄存器会因此更新内容以显示这些变化，ALU 所提供的功能如下：

- 算术运算：

ADD, ADDM, ADC, ADCM, SUB, SUBM, SBC, SBCM, DAA
LADD, LADDM, LADC, LADCM, LSUB, LSUBM, LSBC, LSBCM,
LDAA

- 逻辑运算：

AND, OR, XOR, ANDM, ORM, XORM, CPL, CPLA
LAND, LANDM, LOR, LORM, LXOR, LXORM, LCPL, LCPLA

- 移位运算：

RRA, RR, RRCA, RRC, RLA, RL, RLCA, RLC
LRRR, LRR, LRRCA, LRRC, LRLA, LRL, LRLCA, LRLC

- 递增和递减：

INCA, INC, DECA, DEC
LINCA, LINC, LDECA, LDEC

- 分支判断：


JMP, SZ, SZA, SNZ, SIZ, SDZ, SIZA, SDZA, CALL, RET, RETI
LSNZ, LSZ, LSZA, LSIZ, LSIZA, LSDZ, LSDZA

Flash 程序存储器

程序存储器用来存放用户代码即储存程序。程序存储器为 Flash 类型意味着可以多次重复编程，方便用户使用同一芯片进行程序的修改。使用适当的单片机编程工具，此单片机提供用户灵活便利的调试方法和项目开发规划及更新。

结构

程序存储器的容量为 64K×16 位，程序存储器用程序计数器来寻址，其中也包含数据、表格和中断入口。数据表格可以设定在程序存储器的任何地址，由表格指针来寻址。



程序存储器结构

特殊向量


程序存储器内部某些地址保留用做诸如复位和中断入口等特殊用途。地址 0000H 是芯片复位后的程序起始地址。在芯片复位之后，程序将跳到这个地址并开始执行。

查表

程序存储器中的任何地址都可以定义成一个表格，以便储存固定的数据。使用表格时，表格指针必须先行设定，其方式是将表格的地址放在表格指针寄存器 TBLP 和 TBHP 中。这些寄存器定义表格总的地址。

在设定完表格指针后，当数据存储器 [m] 位于 Sector 0，表格数据可以使用如“TABRD [m]”或“TABRDL [m]”等指令分别从程序存储器查表读取。如果存储器 [m] 位于其它 Sector，表格数据可以使用如“LTABRD [m]”或“LTABRDL [m]”等指令分别从程序存储器查表读取。当这些指令执行时，程序存储器中表格数据低字节，将被传送到使用者所指定的数据存储器 [m]，程序存储器中表格数据的高字节，则被传送到 TBLH 特殊寄存器，而高字节中未使用的位将被读取为“0”。

下图是查表中寻址 / 数据流程：



查表范例

以下范例说明表格指针和表格数据如何被定义和执行。这个例子使用的表格数据用 ORG 伪指令储存在存储器中。ORG 指令的值“1F00H”位于 ROM Bank 7，指向的地址是 64K 程序存储器中最后一页的起始地址。表格指针低字节寄存器的初始值设为 06H，这可保证从数据表格读取的第一笔数据位于程序存储器地址 FF06H，即最后一页起始地址后的第六个地址。值得注意的是，假如“TABRD [m]”或“LTABRD [m]”指令被使用，则表格指针指向 TBHP 和 TBLP 所指定的地址。在这个例子中，表格数据的高字节等于零，而当“TABRD [m]”或“LTABRD [m]”指令被执行时，此值将会自动的被传送到 TBLH 寄存器。

TBLH 寄存器为可读 / 写寄存器，且能重新储存，若主程序和中断服务程序都使用表格读取指令，应该注意它的保护。使用表格读取指令，中断服务程序可能会改变 TBLH 的值，若随后在主程序中再次使用这个值，则会发生错误，因此建议避免同时使用表格读取指令。然而在某些情况下，如果同时使用表格读取指令是不可避免的，则在执行任何主程序的表格读取指令前，中断应该先除能，另外要注意的是所有与表格相关的指令，都需要两个指令周期去完成操作。

表格读取程序范例

```
rombank 7 code7
ds .section 'data'
tempreg1 db? ; temporary register #1
tempreg2 db? ; temporary register #2
code0 .section 'code'
mov a,06H ; initialise table pointer - note that this address is
; referenced
mov tblp,a ; to the last page or the page that tbhp pointed
mov a,FFH ; initialise high table pointer
mov tbhp,a ; it is not necessary to set tbhp if executing tabrdl or
```

```

; ltabrdl
:
:
tabrd tempreg1 ; transfers value in table referenced by table pointer
; data at program memory address "FF06H" transferred to
; tempreg1 and TBLH
dec tblp ; reduce value of table pointer by one
tabrd tempreg2 ; transfers value in table referenced by table pointer
; data at program memory address "FF05H" transferred to
; tempreg2 and TBLH
; in this example the data "1AH" is transferred to
; tempreg1 and data "0FH" to tempreg2
; the value "00H" will be transferred to the high byte
; register TBLH
:
:
code7 .section 'code'
org 1F00H ; sets initial address of last page
dc 00Ah,00Bh,00Ch,00Dh,00Eh,00Fh,01Ah,01Bh

```

唯一 ID – UID

该单片机内建一个 128-bit 唯一 ID，不可更改，由单片机制造商决定。UID 格式如下：

映射在程序存储器最后一页的地址		UID 序号
0xE8	低字节	UID0
	高字节	UID1
0xE9	低字节	UID2
	高字节	UID3
0xEA	低字节	UID4
	高字节	UID5
0xEB	低字节	UID6
	高字节	UID7
0xEC	低字节	UID8
	高字节	UID9
0xED	低字节	UID10
	高字节	UID11
0xEE	低字节	UID12
	高字节	UID13
0xEF	低字节	CRC16[7:0]
	高字节	CRC16[15:8]

UID 位于 Option 存储器的 28H~2FH 地址，该地址会映射到程序存储器最后一页的 E8H~EFH 地址。通过 ORMC 寄存器使能 Option 存储器映射功能后，可通过查表指令在程序存储器最后一页相应位置读取到 UID 内容。具体操作请参考特殊功能寄存器章节中“Option 存储器映射寄存器—ORMC”内容说明。

CRC 说明

计算顺序：UID0→UID1→UID2→…→UID11→UID12→UID13。

CRC 规格:

生成多项式: 1021H, $X^{16}+X^{12}+X^5+1$

Polynomial = 1021H

Initial Value = 0000H

Final Xor Value = 0000H

Input reflected = No

Output reflected = No

CRC 计算范例

连续输入以下 4 个字节数据, CRC 校验和依序如下表所示:

CRC 数据输入	78H→56H→34H→12H
CRC 多项式	
1021H ($X^{16}+X^{12}+X^5+1$)	FF9FH→BBC3H→A367H→D0FAH

在线烧录 – ICP


Flash 型程序存储器提供用户便利地对同一芯片进行程序的更新和修改。

另外, Holtek 单片机提供 4 线接口的在线烧录方式。用户可将进行过烧录或未经过烧录的单片机芯片连同电路板一起制成, 最后阶段进行程序的更新和程序的烧录, 在无需拔出再重新插入芯片的情况下方便地保持程序为最新版。

Holtek 烧录器引脚名称	MCU 在线烧录引脚名称	引脚描述
ICPDA	PA0	串行数据 / 地址烧录
ICPCK	PA2	时钟烧录
VDD	VDD&AVDD	电源
VSS	VSS&AVSS	地

程序存储器可以通过 4 线的接口在线进行烧录。其中一条线用于数据串行下载或上传、一条线用于串行时钟、剩下两条用于提供电源。芯片在线烧写的详细使用说明超出此文档的描述范围, 将由专门的参考文献提供。

烧录过程中, 用户必须确保 ICPDA 和 ICPCK 这两个引脚没有连接至其它输出脚。



注: * 可能为电阻或电容。若为电阻则其值必须大于 1kΩ, 若为电容则其必须小于 1nF。

片上调试 – OCDS

EV 芯片 BH67V2493 用于 BH67F2493 单片机仿真。EV 芯片提供片上调试功能 (OCDS) 用于开发过程中的单片机调试。除了片上调试功能外，单片机和 EV 芯片在功能上几乎是兼容的。用户可将 OCSDA 和 OCDSCK 引脚连接至 Holtek HT-IDE 开发工具，从而实现 EV 芯片对单片机的仿真。OCSDA 引脚为 OCDS 数据 / 地址输入 / 输出脚，OCDSCK 引脚为 OCDS 时钟输入脚。当用户用 EV 芯片进行调试时，OCSDA 和 OCDSCK 引脚上的其它共用功能无效。由于这两个 OCDS 引脚与 ICP 引脚共用，因此在线烧录时仍用作 Flash 存储器烧录引脚。关于 OCDS 功能的详细描述，请参考“Holtek e-Link for 8-bit MCU OCDS 使用手册”文件。

Holtek e-Link 引脚名称	EV 芯片片上调试引脚名称	功能
OCSDA	OCSDA	片上调试串行数据 / 地址输入 / 输出
OCDSCK	OCDSCK	片上调试时钟输入
VDD	VDD&AVDD	电源
VSS	VSS&AVSS	地

在线应用编程 – IAP

Flash 型程序存储器便于用户在同一芯片上对程序进行更新和修改。单片机提供的 IAP 功能使用户可以方便地对 Flash 程序存储器进行多次编程。IAP 功能可以通过内部固件进行程序的更新，而无需外接烧录器或 PC。此外，IAP 接口通过 I/O 引脚可以设置为任何类型的通信协议，例如 UART。关于内部固件，用户可以选择 Holtek 提供的版本或创建自己的内部固件。以下章节说明了如何实现 IAP 固件程序。

Flash 存储器读 / 写大小

Flash 存储器以页为单位进行擦 / 写操作，以字为单位进行读出操作。页的大小和写入缓冲器的大小都为 128 字。注意，在执行写入操作之前必须先执行擦除操作。

Flash 存储器擦 / 写功能成功使能时 CFWEN 位会被硬件置高，当该位被置高，便可写入数据到“写入缓冲器”。FWT 位用于启动写入程序，并指示写入操作的状态。当该位由应用程序置高时将开始一个写入程序，当写入操作结束后该位将由硬件清零。

读出操作是通过一个特定的读出程序来执行的。FRDEN 位用于使能读出功能，由应用程序设置 FRD 位来启动读出程序，并指示读出操作的状态。当读出操作结束后该位将由硬件清零。


操作	格式
擦除	128 字 / 页
写入	128 字 / 次
读出	1 字 / 次

注：页大小 = 写入缓冲器大小 = 128 字

IAP 操作格式

页	FARH	FARL[7]	FARL[6:0]
0	0000 0000	0	标记地址
1	0000 0000	1	
2	0000 0001	0	
3	0000 0001	1	
4	0000 0010	0	
:	:	:	
:	:	:	
510	1111 1111	0	
511	1111 1111	1	

页序号和地址选择



Flash 存储器 IAP 读 / 写结构

写入缓冲器

执行写入操作时写入缓冲器用于临时存储写入的数据。通过执行 Flash 存储器擦 / 写使能程序成功使能 Flash 存储器擦 / 写功能后，才可将要写入的数据填入到写入缓冲器。通过配置 FC2 寄存器中的 CLWB 位可以清除写入缓冲器。置高 CLWB 位可以使能清除写入缓冲器程序，完成后该位会被硬件自动清零。建议第一次使用写入缓冲器或更新写入缓冲器内的数据时，应先置高 CLWB 位将写入缓冲器清零。

写入缓冲器的大小为每页 128 字。写入缓冲器的地址与存储器地址位 FA15~FA7 指定的 Flash 存储器页的地址相对应。写入到 FD0L 和 FD0H 寄存器的数据会被加载到写入缓冲器。当写入数据到高字节数据寄存器 FD0H 时，会将存储在 FD0L 和 FD0H 数据寄存器内的数据都加载到写入缓冲器，并使 Flash 存储器地址自动加一，之后新的地址会被加载到 FARH 和 FARL 地址寄存器。当 Flash 存储器地址到达当前页的最大地址，即 128 字的页为 1111111b，地址将不再增加，并停在该页的最后一个地址，此时需要再设定一个新的页地址才可进行其它擦 / 写操作。

写入程序结束后，硬件会自动清除写入缓冲器。注意，如果在比对步骤时发现写入到 Flash 存储器的数据不正确，则需通过应用程序手动清除写入缓冲器，在写入缓冲器被清零之后再重新对其写入数据。

IAP Flash 程序存储器寄存器

与 IAP 相关的 Flash 存取寄存器有两个地址寄存器、四对 16 位数据寄存器和三个控制寄存器，这些寄存器都位于 Sector 2。使用地址、数据和控制寄存器

可以对 Flash 存储器执行 16 位数据读 / 写操作。内部 Flash 程序存储器所有操作由一系列寄存器控制，即地址寄存器 FARL 和 FARH，数据寄存器 FDnL 和 FDnH(n=0~3)，控制寄存器 FC0、FC1 和 FC2。由于这些寄存器都位于 Sector 2 中，可通过扩展指令直接被访问，或者通过存储器指针对 MP1H/MP1L 或 MP2H/MP2L 和间接寻址寄存器 IAR1 或 IAR2 进行间接读取或写入。

寄存器名称	位							
	7	6	5	4	3	2	1	0
FC0	CFWEN	FMOD2	FMOD1	FMOD0	FWPEN	FWT	FRDEN	FRD
FC1	D7	D6	D5	D4	D3	D2	D1	D0
FC2	—	—	—	—	—	—	FWERTS	CLWB
FARL	FA7	FA6	FA5	FA4	FA3	FA2	FA1	FA0
FARH	FA15	FA14	FA13	FA12	FA11	FA10	FA9	FA8
FD0L	D7	D6	D5	D4	D3	D2	D1	D0
FD0H	D15	D14	D13	D12	D11	D10	D9	D8
FD1L	D7	D6	D5	D4	D3	D2	D1	D0
FD1H	D15	D14	D13	D12	D11	D10	D9	D8
FD2L	D7	D6	D5	D4	D3	D2	D1	D0
FD2H	D15	D14	D13	D12	D11	D10	D9	D8
FD3L	D7	D6	D5	D4	D3	D2	D1	D0
FD3H	D15	D14	D13	D12	D11	D10	D9	D8

IAP 寄存器列表

• FC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CFWEN	FMOD2	FMOD1	FMOD0	FWPEN	FWT	FRDEN	FRD
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7 **CFWEN**: Flash 存储器擦 / 写功能使能控制
 0: Flash 存储器擦 / 写功能除能
 1: Flash 存储器擦 / 写功能已成功使能
 当此位由应用程序清零后，Flash 存储器擦 / 写功能除能。注意，对此位直接写“1”不会使能擦 / 写功能。此位可用于指示 Flash 存储器擦 / 写功能状态。当此位由硬件置为“1”时，表明 Flash 存储器擦 / 写功能已经成功使能，若为“0”，表明 Flash 存储器擦 / 写功能除能。
- Bit 6~4 **FMOD2~FMOD0**: Flash 存储器模式选择
 000: 写入模式
 001: 页擦除模式
 011: 读出模式
 110: Flash 存储器擦 / 写功能使能模式
 其他值: 保留
 这几位用于选择 Flash 存储器的操作模式。注意在执行擦 / 写 Flash 存储器操作之前必须先成功使能“Flash 存储器擦 / 写使能模式”。
- Bit 3 **FWPEN**: Flash 存储器擦 / 写功能使能程序触发控制位
 0: 擦 / 写功能使能程序未被触发或程序定时器发生溢出
 1: 擦 / 写功能使能程序被触发且程序定时器开始计时
 该位用于启动 Flash 存储器擦 / 写使能程序和内部定时器。此位由应用程序置高，当内部定时器计时溢出后由硬件清零。需在 FWPEN 置高后尽快写入正确数据序列到 FD1L/FD1H、FD2L/FD2H 和 FD3L/FD3H 寄存器。

- Bit 2 **FWT**: Flash 存储器写入控制位
 0: 不启动 Flash 存储器写入程序或 Flash 存储器写入程序已完成
 1: 启动 Flash 存储器写入程序
 此位由软件置“1”，当 Flash 存储器写入程序完成后由硬件清零。
- Bit 1 **FRDEN**: Flash 存储器读出使能位
 0: 除能
 1: 使能
 此位为 Flash 存储器读出使能位，在执行 Flash 存储器读出操作之前需将此位置高。将此位清零则禁止 Flash 存储器读出操作。
- Bit 0 **FRD**: Flash 存储器读出控制位
 0: 不启动 Flash 存储器读出程序或 Flash 存储器读出程序已完成
 1: 启动 Flash 存储器读出程序
 此位由软件置“1”，当 Flash 存储器读出程序完成后由硬件清零。

注: 1. 在同一条指令中 FWT、FRDEN 和 FRD 位不可同时设置为“1”。
 2. 确保 f_{SUB} 时钟在执行擦或写动作前已稳定。
 3. 当读、擦或写动作成功启动后，CPU 相关操作将停止。
 4. 确保读、擦或写动作成功完成后才可执行其它操作。

● FC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 整个芯片复位
 当写入“55H”到该寄存器中，将产生一个复位信号将整个单片机复位。

● FC2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	FWERTS	CLWB
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

- Bit 7~2 未定义，读为“0”
- Bit 1 **FWERTS**: 擦除时间和写入时间选择位
 0: 擦除时间为 4.7ms (t_{FER}) / 写入时间为 2.7ms (t_{FWR})
 1: 擦除时间为 5.2ms (t_{FER}) / 写入时间为 3.25ms (t_{FWR})
- Bit 0 **CLWB**: Flash 存储器写入缓冲器清除控制位
 0: 不启动清除写入缓冲器或清除程序已完成
 1: 启动清除写入缓冲器程序
 此位由软件置“1”，当清除写入缓冲器程序完成后由硬件清零。

● FARL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	FA7	FA6	FA5	FA4	FA3	FA2	FA1	FA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **FA7~FA0**: Flash 程序存储器地址 bit 7~bit 0

● FARH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	FA15	FA14	FA13	FA12	FA11	FA10	FA9	FA8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **FA15~FA8**: Flash 程序存储器地址 bit 15~bit 8

● FD0L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 第一个 Flash 存储器数据 bit 7~bit 0

注意写入低字节数据寄存器 FD0L 的数据只能存储在 FD0L 寄存器，不会加载到低 8 位写入缓冲器。

● FD0H 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8**: 第一个 Flash 存储器数据 bit 15~bit 8

注意当写入 8 位数据到高字节数据寄存器 FD0H 时，存储在 FD0H 和 FD0L 寄存器内的 16 位数据将同时加载到 16 位写入缓冲器中，此时 Flash 存储器地址寄存器 FARH 和 FARL 的内容将自动加一。

● FD1L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 第二个 Flash 存储器数据 bit 7~bit 0

● FD1H 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8**: 第二个 Flash 存储器数据 bit 15~bit 8

● FD2L 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 第三个 Flash 存储器数据 bit 7~bit 0

● **FD2H 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8**: 第三个 Flash 存储器数据 bit 15~bit 8

● **FD3L 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 第四个 Flash 存储器数据 bit 7~bit 0

● **FD3H 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0


Bit 7~0 **D15~D8**: 第四个 Flash 存储器数据 bit 15~bit 8

Flash 存储器擦 / 写流程

在开始更新 Flash 存储器之前，先了解 Flash 存储器擦 / 写流程操作是很重要的，用户可参考下列步骤进行程序开发，以确保 IAP 功能擦 / 写 Flash 存储器内容更新正确。

Flash 存储器擦 / 写流程说明

1. 先启动“Flash 存储器擦 / 写使能程序”。当 Flash 存储器擦 / 写功能成功使能后，FC0 寄存器中的 CFWEN 位会由硬件自动置高，此时才可执行擦 / 写 Flash 存储器操作。详细内容请参考“Flash 存储器擦 / 写使能程序”。
2. 配置 Flash 存储器地址以指定要擦除的页，标记地址，然后擦除此页。
 对于页擦除操作，首先设置 FARL 和 FARH 寄存器来指定要擦除页的起始地址，然后写入任意数据到 FD0H 寄存器来标记地址。每写入一个任意数据到 FD0H 寄存器，当前地址将自动加一。当地址自动递增到当前页的最大地址，即 1111111b，地址将不再增加，并停在该页的最后一个地址。注意写数据到 FD0H 是为了标记地址，这一操作必须执行以确定要擦除哪些地址。
3. 查空确认是否擦除成功，可采用 TABRD 指令进行读取并比对是否为“0000h”，如果擦除不成功返回步骤 2 再执行页擦除。
4. 写入数据至该页，详细内容请参考“Flash 存储器写入程序”。
5. 采用 TABRD 指令进行读取并比对写入数据是否正确，如果写入不成功，设置 CLWB 位为“1”清除“写入缓冲器”再返回步骤 4，再写入相同数据。
6. 完成当前页擦 / 写后，如果无需擦 / 写其它页，可清除 CFWEN 位来解除“Flash 存储器擦 / 写使能模式”。



Flash 存储器擦 / 写流程

注：标上 * 的“Flash 存储器擦 / 写使能程序”和“Flash 存储器写入程序”详见后续章节。


Flash 存储器擦 / 写使能程序

Flash 存储器擦 / 写使能模式是专门为保护 Flash 存储器内容不被轻易地修改而设计的。用户必须先使能 Flash 存储器擦 / 写功能，才能通过 IAP 控制寄存器来更改 Flash 存储器数据。

Flash 存储器擦 / 写使能程序说明

1. 写入数值“110”至 FC0 寄存器中的 FMODE[2:0] 位，选择 Flash 存储器擦 / 写使能模式。
2. 设置 FC0 寄存器中的 FWPEN 位为“1”，启动 Flash 存储器擦 / 写使能程序，此时内部硬件线路会启动一个内部定时器。
3. 使用者必须在 FWPEN 位置高后尽快填入正确数据序列至 FD1L~FD3L 和 FD1H~FD3H 寄存器中，数据序列为 FD1L=00h、FD1H=04h、FD2L=0Dh、FD2H=09h、FD3L=C3h、FD3H=40h。
4. 一旦定时器计时结束，无论写入的数据序列是否正确，FWPEN 位将由硬件自动清零。
5. 如果写入的数据序列不正确，表示 Flash 存储器擦 / 写功能没有成功使能，需重复以上步骤。如果写入的数据序列正确，表示 Flash 存储器擦 / 写功能成功使能。
6. 一旦 Flash 存储器擦 / 写功能成功使能，即可通过 IAP 控制寄存器进行页擦 / 写操作来更新 Flash 存储器内容。

将 FC0 寄存器中的 CFWEN 位清零，可除能 Flash 存储器擦 / 写功能，此时不必再执行以上步骤。



Flash 存储器擦 / 写使能程序

Flash 存储器写入步骤


当 Flash 擦 / 写功能成功使能后，CFWEN 位会被硬件置高，此时要写入 Flash 存储器的数据才能加载到写入缓冲器。在开始写入程序之前，应先正确配置 IAP 控制寄存器，将所选的 Flash 存储器页的数据擦除。

写入缓冲器的大小为每页 128 字，其地址与 FA15~FA7 指定的 Flash 存储器页的地址为相对应关系。注意，写入缓冲器的地址与对应存储器的地址必须在相同页。

Flash 存储器连续地址写入步骤说明

对于写入操作每次写入的数据最多为 128 字。多笔连续地址的数据写入时，写入缓冲器的地址将自动加“1”。用户只需将第一笔数据的地址填入 FARL 和 FARH，并将第一笔数据依序填入 FD0L 和 FD0H 寄存器（先写 FD0L 再写 FD0H，才会将 FD0L 和 FD0H 数据一起填入写入缓冲器），写入缓冲器的地址将自动加“1”，要填入第二笔数据时，可不用再指定地址 FARL 和 FARH。当连续地址到达当前页的最后一个地址时，写入缓冲器的地址将不会再自动加“1”，保持在最后一个地址。

1. 启动“Flash 存储器擦 / 写使能程序”，确认 CFWEN 的值，如果 CFWEN 被硬件置高，表示可进行 IAP 擦 / 写操作。详细内容请参考“Flash 存储器擦 / 写使能程序”。
2. 设定 FMOD[2:0] 为“001”，选择擦除模式，并设定 CLWB 位为“1”，清除“写入缓冲器”。设定 FWT 位为“1”，擦除 FARH 和 FARL 指定且标记地址的目标页，直到 FWT 变为“0”。
3. 通过查表指令读出方式进行查空，以确保擦除操作已成功完成。
如果擦除操作不成功则返回步骤 2。
如果擦除操作成功则接着执行步骤 4。
4. 设定 FMOD[2:0] 为“000”，选择写入模式。
5. 先将目标起始地址写入 FARL 和 FARH 寄存器中，将要往连续地址所在页写入的数据依序写入 FD0L 和 FD0H 寄存器。最多可写入 128 字。
6. 设定 FWT 位为“1”，将写入缓冲器的数据写入到对应的 Flash 存储器中，直到 FWT 变为“0”。
7. 通过查表指令读出方式进行数据比对，以确保写入操作已成功完成。
如果写入操作不成功，设置 CLWB 位为“1”清除写入缓冲器，再返回步骤 5。
如果写入操作成功则接着执行步骤 8。
8. 将 CFWEN 位清零以除能 Flash 存储器擦 / 写功能。



Flash 存储器连续地址写入步骤


- 注：1. 当擦或写动作成功启动后，所有 CPU 相关操作将暂停。
 2. 在擦除或写入操作中，FWT 位由高变低所需时间可以通过 FC2 寄存器中的 FWERTS 位选择。

Flash 存储器非连续地址写入步骤说明

连续地址写入操作与非连续地址写入操作的主要差别在于要写入的数据是否位于连续地址。如果要写入的数据不是位于连续的地址，当一笔数据成功写入到 Flash 存储器后需重新配置另一个目标地址。

以两笔非连续的数据写入操作为例，说明如下：

1. 启动“Flash 存储器擦 / 写使能程序”，确认 CFWEN 位的值，如果 CFWEN 被硬件置高，表示可进行 IAP 擦 / 写操作。详细内容请参考“Flash 存储器擦写使能程序”。
2. 设定 FMOD[2:0] 为“001”，选择擦除模式，并设置 CLWB 位为“1”清除“写入缓冲器”。设定 FWT 位为“1”，擦除 FARH 和 FARL 指定且已标记地址的目标页，直到 FWT 变为“0”。
3. 通过查表指令读出方式进行查空，以确保擦除操作已成功完成。
如果擦除操作不成功则返回步骤 2。
如果擦除操作成功则接着执行步骤 4。
4. 设定 FMOD[2:0] 为“000”，选择写入模式。
5. 先将目标地址 ADDR1 写入 FARL 和 FARH 寄存器中，将要写入的数据 DATA1 先写入 FD0L 寄存器再写入 FD0H 寄存器。
6. 设定 FWT 位为“1”，将写入缓冲器的数据写入到对应的 Flash 存储器中，直到 FWT 变为“0”。
7. 通过查表指令读出方式进行数据比对，以确保写入操作已成功完成。
如果写入操作不成功，设置 CLWB 位为“1”清除写入缓冲器，再返回步骤 5。
如果写入操作成功则接着执行步骤 8。
8. 再将目标地址 ADDR2 写入 FARL 和 FARH 寄存器中，将要写入的数据 DATA2 先写入 FD0L 寄存器再写入 FD0H 寄存器。
9. 设定 FWT 位为“1”，将写入缓冲器的数据写入到对应的 Flash 存储器中，直到 FWT 变为“0”。
10. 通过查表指令读出方式进行数据比对，以确保写入操作已成功完成。
如果写入操作不成功，设置 CLWB 位为“1”清除写入缓冲器，再返回步骤 8。
如果写入操作成功则接着执行步骤 11。
11. 将 CFWEN 位清零以除能 Flash 存储器擦 / 写功能。



Flash 存储器非连续地址写入步骤


- 注：1. 当擦或写动作成功启动后，所有 CPU 相关操作将暂停。
2. 在擦除或写入操作中，FWT 位由高变低所需时间可以通过 FC2 寄存器中的 FWERTS 位选择。

Flash 存储器写入操作注意事项

1. 要开始对 Flash 存储器进行 IAP 擦 / 写操作之前，必须先完成“Flash 存储器擦 / 写使能程序”。
2. Flash 存储器擦除操作以页为单位进行擦除。
3. 写入缓冲器中的数据写入 Flash 存储器是以页为单位进行的，且写入时不可跨页填写。
4. 数据写入 Flash 存储器后，必须以查表指令“TABRD”读出方式比对所写数据是否正确，若比对发现写入数据不正确时，通过置高 CLWB 位将写入缓冲器清除，然后重新写入数据，且不清除 Flash 存储器，直接再写入，然后再比对，直到写入正确。
5. IAP 写入与数据比对时需与最高应用频率相同。

Flash 存储器读出程序

要启动 Flash 存储器读出程序，需将 FMODE[2:0] 位设为“011”选择 Flash 存储器读出模式，将 FRDEN 位设为“1”使能读出功能。将要读出的地址填入 FARH 和 FARL 地址寄存器中，并将 FRD 位设为“1”，然后便可开始 Flash 存储器读出操作。当 FRD 被硬件清为“0”时，则可从 FD0H 和 FD0L 寄存器中取得 Flash 存储器中该地址数据。进行 Flash 存储器读出操作前，无需执行 Flash 存储器擦 / 写使能程序。



Flash 存储器读出步骤

- 注：1. 当读动作成功启动后，所有 CPU 相关操作将暂停。
2. FRD 位由高变低所需时间为 3 个指令周期（典型值）。

数据存储器的

数据存储器是内容可更改的 8 位 RAM 内部存储器，用来储存临时数据。

数据存储器分为两部分，第一部分是特殊功能寄存器存储器。这些寄存器有固定的地址且与单片机的正确操作密切相关。大多特殊功能寄存器都可在程序控制下直接读取和写入，但有些被加以保护而不对用户开放。第二部分数据存储器是做一般用途使用，都可在程序控制下进行读取和写入。

该单片机还提供了专门的存储区用于存放 LCD 显示数据。本章节仅对通用功能数据存储器 and 特殊功能寄存器存储器进行介绍。关于 LCD 数据存储器的使用可参考相应章节内容。


结构

数据存储器被分为多个 Sector，都位于 8 位存储器中。每个数据存储器 Sector 分为两种类型，即特殊功能数据存储器 and 通用数据存储器。特殊功能数据存储器地址范围为 00H~7FH，而通用数据存储器地址范围为 80H~FFH。正弦波数据存储器位于 Sector 3 的 00H~7FH。LCD 显示数据存储器位于 Sector 4 的 00H~27H。

若用间接寻址方式切换不同的数据存储器 Sector 可通过设置正确的存储器指针值实现。

特殊功能数据存储器	通用数据存储器		正弦波数据存储器		LCD 显示数据存储器
位于 Sector	容量	Sector: 地址	容量	Sector: 地址	Sector: 地址
Sector 0: 00H~7FH Sector 1: 00H~7FH Sector 2: 00H~7FH	3072×8	0: 80H~FFH	128×8	3: 00H~7FH	4: 00H~27H
		1: 80H~FFH			
		⋮			
		23: 80H~FFH			

数据存储器概要



数据存储器结构

数据存储器寻址

此单片机支持扩展指令架构，没有专门用于数据存储器寻址的存储区指针寄存器。存储区指针 PBP 仅适用于程序存储器。对于数据存储器，使用间接寻址访

问方式时所需的 Sector 是通过 MP1H 或 MP2H 寄存器指定，而所选 Sector 的某一数据存储器地址是通过 MP1L 或 MP2L 寄存器指定。

直接寻址可用于所有 Sector，通过扩展指令可以寻址所有可用的数据存储器空间。当所访问的数据存储器位于除 Sector 0 外的任何数据存储器 Sector 时，扩展指令可代替间接寻址方式用来访问数据存储器。标准指令和扩展指令的主要区别在于扩展指令中的数据存储器地址“m”有 13 个有效位，高字节表示 Sector，低字节表示指定的地址。


通用数据存储器

所有的单片机程序需要一个读/写的存储区，让临时数据可以被储存和再使用，该 RAM 区域就是通用数据存储器。这个数据存储器区可让使用者进行读取和写入的操作。使用位操作指令可对个别的位做置位或复位的操作，较大地方便了用户在数据存储器内进行位操作。

该单片机的通用数据存储器可按 Sector 访问，也可通过线性映射方式访问。

线性数据存储器映射

该单片机的 3072 字节通用数据存储器可通过 MPnH 和 MPnL 存储器指针对进行线性寻址，从而能够连续访问大于 128 字节的数据。线性数据存储器区域从 [MPnH,MPnL] 地址 4000H 到 4BFFH。这是一个虚拟区域，映射到所有数据存储器 Sector 内的 128 字节块 (80H~FFH)。使用线性数据存储器允许缓冲区大于 128 字节，因为将 [MPnH,MPnL] 指针递增或递减到超出一个 Sector 时，会直接进入下一个或前一个 Sector 的通用数据存储器。请注意，对于超出指定线性存储器范围的地址，任何读取指令对这些未定义的地址进行读取将返回不确定值。



线性访问通用数据存储器时，[MPnH,MPnL] 指针的递增 / 递减功能由 MPUC 寄存器控制。

● MPUC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	MPUEN	—	—	—	—	—	—	MPU0
R/W	R/W	—	—	—	—	—	—	R/W
POR	0	—	—	—	—	—	—	0

Bit 7 **MPUEN:** MPn 后递增 / 后递减更新控制

0: 除能

1: 使能

Bit 6~1 未定义, 读为 “0”

Bit 0 **MPU0:** MPn 后递增 / 后递减模式选择

0: [MPnH,MPnL] 在指令访问 IARn 后递增更新, 等同 MPn++

1: [MPnH,MPnL] 在指令访问 IARn 后递减更新, 等同 MPn--

[MPnH,MPnL] 指针的递增或递减操作不会影响 STATUS 寄存器中的任何标志位。

程序范例

以下举例说明如何清除前 2 个 Sector 的通用数据存储器空间。

```
SET MPUC.7 ;enable MPn update control
CLR MPUC.0 ;select post-increment mode, MPn++
MOV A,40H
MOV MP1H,A
CLR MP1L ;start address is 4000H
CLRDATA:
CLR IAR1 ;clear data
SNZ MP1H.0 ;end address is 40FFH
JMP CLRDATA
CLR MPUC ;disable MPn update control
```

特殊功能数据存储器

这个区域的数据存储器是存放特殊寄存器的, 这些寄存器与单片机的正确操作密切相关, 大多数的寄存器可进行读取和写入, 只有一些是被写保护而只能读取的, 相关细节的介绍请参看有关特殊功能寄存器的部分。要注意的是, 任何读取指令对存储器中未定义的地址进行读取将返回 “00H”。

	Sector 0	Sector 1	Sector 2
00H	IAR0	U0SR	
01H	MP0	U0CR1	
02H	IAR1	U0CR2	
03H	MP1L	U0CR3	
04H	MP1H	BRDH0	
05H	ACC	BRDL0	
06H	PCL	UFCR0	
07H	TBLP	TXR_RXR0	
08H	TBLH	RxCNT0	
09H	TBHP	U1SR	
0AH	STATUS	U1CR1	
0BH	PBP	U1CR2	
0CH	IAR2	U1CR3	
0DH	MP2L	BRDH1	
0EH	MP2H	BRDL1	
0FH	RSTFC	UFCR1	
10H	SCC	TXR_RXR1	
11H	HIRCC	RxCNT1	
12H		SIMC0	
13H	LXTC	SIMC1	
14H	PA	SIMD	
15H	PAC	SIMA/SIMC2	
16H	PAPU	SIMTOC	
17H	PAWU		
18H	LVRC		
19H	LVDC		
1AH	TLVRC		
1BH	MF0		
1CH	MF1		
1DH	MF2		
1EH	MF3		
1FH	WDTC		
20H	INTEG0	SGC	PD
21H	INTC0	SGN	PDC
22H	INTC1	SGDN	PDC
23H	INTC2	OPA3C	PE
24H	INTC3	OPA2C	PEC
25H	PB	ASWAI0	PEPU
26H	PBC	ASWAI1	PF
27H	PBPU	ASWAI2	PFC
28H	PC	ASWAI3	PFPU
29H	PCC	ASWAI4	PG
2AH	PCPU	ASWAI5	PGC
2BH	PSCR	ASWAI6	PGPU
2CH	TB0C	ASWAI7	
2DH	TB1C	ASWAI8	
2EH	RSTC	ASWAI9	
2FH	INTEG1	ASWDAC	
30H	LVPUC		
31H			
32H			
33H			
34H			
35H			
36H			
37H			
38H	MPUC		
39H			
3AH			
3BH			
3CH			
3DH			
3EH			
3FH			

□ : Unused, read as 00H

	Sector 0	Sector 1	Sector 2
40H	EEAL	EEC	FC0
41H	EEAH		FC1
42H	EED		FC2
43H	PWRC		FARL
44H	PGAC0		FARH
45H	PGAC1		FD0L
46H	PGACS		FD0H
47H	ADRL		FD1L
48H	ADRM		FD1H
49H	ADRH		FD2L
4AH	ADCR0		FD2H
4BH	ADCR1		FD3L
4CH	ADCS		FD3H
4DH			
4EH	CHOP		
4FH	IREFC		
50H	PVREF	STMC0	
51H	OPA1C	STMC1	
52H	AFEDA1C	STMDL	
53H	AFEDA1L	STMDH	
54H	AFEDA1H	STMAL	
55H	AFEDA2C	STMAH	
56H	AFEDA2L	STMRL	
57H	AFEDA2H	PTM0C0	
58H	SWC	PTM0C1	
59H	MDUWR0	PTM0DL	
5AH	MDUWR1	PTM0DH	
5BH	MDUWR2	PTM0AL	
5CH	MDUWR3	PTM0AH	
5DH	MDUWR4	PTM0RPL	
5EH	MDUWR5	PTM0RPH	
5FH	MDUWCTRL	PTM1C0	IFS0
60H	ATMC0	PTM1C1	IFS1
61H	ATMC1	PTM1DL	PAS0
62H	ATMDL	PTM1DH	PAS1
63H	ATMDH	PTM1AL	PBS0
64H	ATMAL	PTM1AH	PBS1
65H	ATMAH	PTM1RPL	PCS0
66H	ATMBL	PTM1RPH	PCS1
67H	ATMBH		PDS0
68H	ATMRP		PDS1
69H			PES0
6AH			PES1
6BH			PFS0
6CH			PFS1
6DH			PGS0
6EH			PGS1
6FH			
70H		STKPTR	
71H		IECC	
72H	LCDC0	PCRL	
73H	LCDC1	PCRH	
74H	LCDC2	CRCCR	
75H	LCDCP	CRCIN	
76H		CRCDL	
77H		CRCDH	
78H			
79H			
7AH			
7BH			
7CH			
7DH			
7EH			
7FH	ORMC		

▣ : Reserved, cannot be changed

特殊功能数据存储器结构

特殊功能寄存器

大部分特殊功能寄存器的细节将在相关功能章节描述，但有几个寄存器需在此章节单独描述。

间接寻址寄存器 – IAR0, IAR1, IAR2

间接寻址寄存器 IAR0、IAR1 和 IAR2 的地址虽位于数据存储区，但不同于普通寄存器，它们没有实际的物理地址。与定义实际存储器地址的直接存储器寻址不同，间接寻址是使用间接寻址寄存器和存储器指针来执行存储器数据操作。在间接寻址寄存器 IAR0、IAR1 和 IAR2 上的任何动作，将对间接寻址指针 MP0、MP1L/MP1H 或 MP2L/MP2H 所指定的存储器地址产生对应的读 / 写操作。它们总是成对出现，IAR0 和 MP0 可以访问 Sector 0，而 IAR1 和 MP1L/MP1H、IAR2 和 MP2L/MP2H 可以访问任何 Sector。因为这些间接寻址寄存器不是实际存在的，直接读取将返回“00H”的结果，而直接写入此寄存器则不做任何操作。

存储器指针 – MP0, MP1H/MP1L, MP2H/MP2L

该单片机提供五个存储器指针，即 MP0、MP1L、MP1H、MP2L 和 MP2H。由于这些指针在数据存储区中能像普通的寄存器一般被操作，因此提供了一个寻址和数据追踪的有效方法。当对间接寻址寄存器进行任何操作时，单片机指向的实际地址是由存储器指针所指定的地址。MP0、IAR0 用于访问 Sector 0，而 MP1L/MP1H 和 IAR1、MP2L/MP2H 和 IAR2 可根据 MP1H 或 MP2H 寄存器访问所有的 Sector。使用扩展指令可对所有的数据 Sector 进行直接寻址。

以下例子说明如何清除一个具有 4 个 RAM 地址的区块，它们已事先定义成地址 adres1 到 adres4。

间接寻址程序举例

范例 1

```
data .section 'data'
adres1 db ?
adres2 db ?
adres3 db ?
adres4 db ?
block db ?
code .section at 0 code
org 00h
start:
    mov a,04h                ; setup size of block
    mov block,a
    mov a,offset adres1     ; Accumulator loaded with first RAM address
    mov mp0,a               ; setup memory pointer with first RAM address
loop:
    clr IAR0                 ; clear the data at address defined by MP0
    inc mp0                  ; increment memory pointer
    sdz block                ; check if last memory location has been cleared
    jmp loop
continue:
    :
```

范例 2

```
data .section 'data'
adres1 db ?
adres2 db ?
adres3 db ?
adres4 db ?
block db ?
code .section at 0 'code'
org 00h
start:
    mov a,04h                ; setup size of block
    mov block,a
    mov a,01h                ; setup the memory sector
    mov mplh,a
    mov a,offset adres1     ; Accumulator loaded with first RAM address
    mov mp1l,a              ; setup memory pointer with first RAM address
loop:
    clr IAR1                 ; clear the data at address defined by MP1
    inc mp1l                 ; increment memory pointer MP1L
    sdz block                ; check if last memory location has been cleared
    jmp loop
continue:
    :
```

在上面的例子中有一点值得注意，即并没有确定 RAM 地址。

使用扩展指令直接寻址程序举例

```
data .section 'data'
temp db ?
code .section at 0 code
org 00h
start:
    lmov a,[m]                ; move [m] data to acc
    lsub a,[m+1]              ; compare [m] and [m+1] data
    snz c                     ; [m]>[m+1]?
    jmp continue              ; no
    lmov a,[m]                ; yes, exchange [m] and [m+1] data
    mov temp,a
    lmov a,[m+1]
    lmov [m],a
    mov a,temp
    lmov [m+1],a
continue:
    :
```

注：“m”是位于任何数据存储区 Sector 的某一地址。例如，m=1F0H 表示 Sector 1 中的地址 0F0H。

程序存储区指针 – PBP

该单片机程序存储器被分为几个 Bank，可以通过设置程序存储区指针 PBP 来访问不同的程序存储区。PBP 寄存器应在单片机使用“JMP”或“CALL”指令执行“分支”操作前正确地配置。在分支指令执行后会跳转到一个非连续的程序存储器地址，此地址位于程序存储区指针所选 Bank 内。

● PBP 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	PBP2	PBP1	PBP0
R/W	—	—	—	—	—	R/W	R/W	R/W
POR	—	—	—	—	—	0	0	0

Bit 7~3 未定义，读为“0”

Bit 2~0 **PBP2~PBP0**: 程序存储区选择

000: Bank 0

001: Bank 1

010: Bank 2

011: Bank 3

100: Bank 4

101: Bank 5

110: Bank 6

111: Bank 7

累加器 – ACC

对任何单片机来说，累加器是相当重要的，且与 ALU 所完成的运算有密切关系，所有 ALU 得到的运算结果都会暂时存在 ACC 累加器里。若没有累加器，ALU 必须在每次进行如加法、减法和移位的运算时，将结果写入到数据存储器，这样会造成程序编写和时间的负担。另外数据传送也常常牵涉到累加器的临时储存功能，例如在使用者定义的一个寄存器和另一个寄存器之间传送数据时，由于两寄存器之间不能直接传送数据，因此必须通过累加器来传送数据。

程序计数器低字节寄存器 – PCL

为了提供额外的程序控制功能，程序计数器低字节设置在数据存储器的特殊功能区域内，程序员可对此寄存器进行操作，很容易的直接跳转到其它程序地址。直接给 PCL 寄存器赋值将导致程序直接跳转到程序存储器的某一地址，然而由于寄存器只有 8 位长度，因此只允许在本页的程序存储器范围内进行跳转，而当使用这种运算时，要注意会插入一个空指令周期。

查表寄存器 – TBLP, TBHP, TBLH

这三个特殊功能寄存器对存储在程序存储器中的表格进行操作。TBLP 和 TBHP 为表格指针，指向表格数据存储的地址。它们的值必须在任何表格读取指令执行前加以设定，由于它们的值可以被如“INC”或“DEC”的指令所改变，这就提供了一种简单的方法对表格数据进行读取。表格读取数据指令执行之后，表格数据高字节存储在 TBLH 中。其中要注意的是，表格数据低字节会被传送到使用者指定的地址。

Option 存储器映射寄存器 – ORMC

ORMC 寄存器用于使能 Option 存储器映射功能。Option 存储器的容量为 64 个字。当连续写入特定数据序列 55H 和 AAH 到该寄存器，Option 存储器映射功能将使能，通过使用查表指令即可读到 Option 存储器的内容，Option 存储器的 00H~3FH 地址会一一对应到程序存储器最后一页的 C0H~FFH 地址。

要成功使能 Option 存储器映射功能，该特定的数据序列 55H 和 AAH 必须在两个指令周期内连续写入。建议在写入该特定数据序列前应当先将总中断位 EMI 清零，在数据序列成功写入后，根据用户的需求在适当的时间再将其置高。当数据序列成功写入时会启动内部定时器， $4 \times t_{LIRC}$ 时间之后会自动结束映射。因

此，用户需及时读出数据，否则需要重新启动 Option 存储器映射功能。每次 ORMC 寄存器被连续写入后，定时器都会重新计数。

当使用查表指令来读取 Option 存储器内容时，“TABRD [m]”和“TABRDL [m]”指令皆可使用。然而，若使用“TABRD [m]”指令来读取，必须配置 TBHP 寄存器将表格指针设定在最后一页。更多查表的描述请参考相关章节。

• ORMC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	ORMC7	ORMC6	ORMC5	ORMC4	ORMC3	ORMC2	ORMC1	ORMC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **ORMC7~ORMC0**: Option 存储器映射特定数据序列

当将特定数据序列 55H 和 AAH 连续写入该寄存器，会使能 Option 存储器映射功能。需注意，单片机从空闲 / 休眠模式唤醒后，该寄存器的内容将被清除。

状态寄存器 – STATUS

这 8 位的状态寄存器由 SC 标志位、CZ 标志位、零标志位 (Z)、进位标志位 (C)、辅助进位标志位 (AC)、溢出标志位 (OV)、暂停标志位 (PDF) 和看门狗定时器溢出标志位 (TO) 组成。这些算术 / 逻辑操作和系统运行标志位是用来记录单片机的运行状态。

除了 PDF 和 TO 标志外，状态寄存器中的位像其它大部分寄存器一样可以被改变。任何数据写入到状态寄存器将不会改变 TO 或 PDF 标志位。另外，执行不同的指令后，与状态寄存器有关的运算可能会得到不同的结果。TO 标志位只会受系统上电、看门狗溢出或执行“CLR WDT”或“HALT”指令影响。PDF 标志位只会受执行“HALT”或“CLR WDT”指令或系统上电影响。

SC、CZ、Z、OV、AC 和 C 标志位通常反映最近运算的状态。

- **C**: 当加法运算的结果产生进位，或减法运算的结果没有产生借位时，则 C 被置位，否则 C 被清零，同时 C 也会被带进位的移位指令所影响。
- **AC**: 当低半字节加法运算的结果产生进位，或低半字节减法运算的结果没有产生借位时，AC 被置位，否则 AC 被清零。
- **Z**: 当算术或逻辑运算结果是零时，Z 被置位，否则 Z 被清零。
- **OV**: 当运算结果高两位的进位状态异或结果为 1 时，OV 被置位，否则 OV 被清零。
- **PDF**: 系统上电或执行“CLR WDT”指令会清零 PDF，而执行“HALT”指令则会置位 PDF。
- **TO**: 系统上电或执行“CLR WDT”或“HALT”指令会清零 TO，而当 WDT 溢出则会置位 TO。
- **CZ**: 不同指令不同标志位的操作结果。详细资料请参考寄存器定义部分。
- **SC**: 当 OV 与当前指令操作结果 MSB 执行“XOR”所得结果。

另外，当进入一个中断程序或执行子程序调用时，状态寄存器不会自动压入到堆栈保存。假如状态寄存器的内容是重要的且子程序可能改变状态寄存器的话，则需谨慎的去做正确的储存。

● STATUS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SC	CZ	TO	PDF	OV	Z	AC	C
R/W	R/W	R/W	R	R	R/W	R/W	R/W	R/W
POR	x	x	0	0	x	x	x	x

“x”：未知

- Bit 7 **SC**: 当 OV 与当前指令操作结果 MSB 执行 “XOR” 所得结果
- Bit 6 **CZ**: 不同指令不同标志位的操作结果
 对于 SUB/SUBM/LSUB/LSUBM 指令, CZ 等于 Z 标志位。
 对于 SBC/SBCM/LSBC/LSBCM 指令, CZ 等于上一个 CZ 标志位与当前零标志位执行 “AND” 所得结果。对于其它指令, CZ 标志位无影响。
- Bit 5 **TO**: 看门狗溢出标志位
 0: 系统上电或执行 “CLR WDT” 或 “HALT” 指令后
 1: 看门狗溢出生成
- Bit 4 **PDF**: 暂停标志位
 0: 系统上电或执行 “CLR WDT” 指令后
 1: 执行 “HALT” 指令
- Bit 3 **OV**: 溢出标志位
 0: 无溢出
 1: 运算结果高两位的进位状态异或结果为 1
- Bit 2 **Z**: 零标志位
 0: 算术或逻辑运算结果不为 0
 1: 算术或逻辑运算结果为 0
- Bit 1 **AC**: 辅助进位标志位
 0: 无辅助进位
 1: 在加法运算中低四位产生了向高四位进位, 或减法运算中低四位未发生从高四位借位
- Bit 0 **C**: 进位标志位
 0: 无进位
 1: 如果在加法运算中结果产生了进位, 或在减法运算中结果未发生借位
 C 也受循环移位指令的影响。

EEPROM 数据存储器

该单片机内建 EEPROM 数据存储器。由于其非易失的存储结构, 即使在电源掉电的情况下存储器内的数据仍然保存完好。这种存储区扩展了存储器空间, 对设计者来说增加了许多新的应用机会。EEPROM 可以用来存储产品编号、校准值、用户特定数据、系统配置参数或其它产品信息等。EEPROM 的数据读取和写入过程也会变的更简单。

EEPROM 数据存储器结构

该单片机的 EEPROM 数据存储器容量为 8192×8 位。由于映射方式与程序存储器和数据存储器不同, 因此不能像其它类型的存储器一样寻址。通过 EEC 控制寄存器中的 MODE 模式选择位, 可以确定对 EEPROM 进行字节模式或页模式读写操作。

EEPROM 寄存器

有四个寄存器控制内部 EEPROM 数据存储器总的操作, 地址寄存器 EEAL 和 EEAH、数据寄存器 EED 及控制寄存器 EEC。EEAL、EEAH 和 EED 位于 Sector 0 中, 它们能像其它特殊功能寄存器一样直接被访问。EEC 位于 Sector 1

中，仅可通过 MP1L/MP1H 和 IAR1 或 MP2L/MP2H 和 IAR2 进行间接读取或写入。由于 EEC 控制寄存器位于 Sector 1 中的“40H”，在 EEC 寄存器上的任何操作被执行前，MP1L 或 MP2L 必须先设为“40H”，MP1H 或 MP2H 被设为“01H”。

寄存器名称	位							
	7	6	5	4	3	2	1	0
EEAL	EEAL7	EEAL6	EEA5L	EEAL4	EEAL3	EEAL2	EEAL1	EEAL0
EEAH	—	—	—	EEAH4	EEAH3	EEAH2	EEAH1	EEAH0
EED	D7	D6	D5	D4	D3	D2	D1	D0
EEC	EWERTS	EREN	ER	MODE	WREN	WR	RDEN	RD

EEPROM 寄存器列表

● EEAL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	EEAL7	EEAL6	EEAL5	EEAL4	EEAL3	EEAL2	EEAL1	EEAL0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **EEAL7~EEAL0**: 数据 EEPROM 地址低字节 Bit 7~Bit 0

● EEAH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	EEAH4	EEAH3	EEAH2	EEAH1	EEAH0
R/W	—	—	—	R/W	R/W	R/W	R/W	R/W
POR	—	—	—	0	0	0	0	0

Bit 7~5 未定义，读为“0”

Bit 4~0 **EEAH4~EEAH0**: 数据 EEPROM 地址高字节 Bit 4~Bit 0

● EED 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 数据 EEPROM 数据 Bit 7~Bit 0

● EEC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	EWERTS	EREN	ER	MODE	WREN	WR	RDEN	RD
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **EWERTS**: 数据 EEPROM 擦除时间和写入时间选择位

0: 擦除时间为 3.2ms (t_{EEER}) / 写入时间为 2.2ms (t_{EEWR})

1: 擦除时间为 3.7ms (t_{EEER}) / 写入时间为 3.0ms (t_{EEWR})

Bit 6 **EREN**: 数据 EEPROM 擦使能位

0: 除能

1: 使能

此位用来使能数据 EEPROM 擦功能，向数据 EEPROM 擦操作之前需将此位置高。擦周期结束后，硬件自动将此位清零。将此位清零时，则禁止向数据

- EEPROM 擦操作。
- Bit 5 **ER:** 数据 EEPROM 擦控制位
 0: 擦周期结束
 1: 开始擦周期
 此位为数据 EEPROM 擦控制位，由应用程序将此位置高将激活擦周期。擦周期结束后，硬件自动将此位清零。当 EREN 未先置高时，此位置高无效。
- Bit 4 **MODE:** 数据 EEPROM 操作模式选择位
 0: 字节操作模式
 1: 页操作模式
 此位为数据 EEPROM 操作模式选择位。当此位为高，则选择页写、擦或读操作模式。当此位为 0，则选择字节写或读操作模式。EEPROM 页缓存器大小为 16 字节。
- Bit 3 **WREN:** 数据 EEPROM 写使能位
 0: 除能
 1: 使能
 此位为数据 EEPROM 写使能位，向数据 EEPROM 写操作之前需将此位置高。将此位清零时，则禁止向数据 EEPROM 写操作。无论通过 MODE 位选择了何种写模式，在写操作结束后硬件都会自动将 WREN 位清零。
- Bit 2 **WR:** EEPROM 写控制位
 0: 写周期结束
 1: 开始写周期
 此位为数据 EEPROM 写控制位，由应用程序将此位置高将激活写周期。写周期结束后，硬件自动将此位清零。当 WREN 未先置高时，此位置高无效。
- Bit 1 **RDEN:** 数据 EEPROM 读使能位
 0: 除能
 1: 使能
 此位为数据 EEPROM 读使能位，向数据 EEPROM 读操作之前需将此位置高。将此位清零时，则禁止向数据 EEPROM 读操作。
- Bit 0 **RD:** EEPROM 读控制位
 0: 读周期结束
 1: 开始读周期
 此位为数据 EEPROM 读控制位，由应用程序将此位置高将激活读周期。读周期结束后，硬件自动将此位清零。当 RDEN 未首先置高时，此位置高无效。
- 注：1. 在同一条指令中 EREN、ER、WREN、WR、RDEN 和 RD 不能同时置为“1”。
 2. 确保 f_{SUB} 时钟在执行擦 / 写动作前已稳定。
 3. 确保擦 / 写动作完成后才可改写 EEPROM 相关寄存器或启动 IAP 功能。

EEPROM 读数据

单片机有两种模式可实现从 EEPROM 中读取数据，即字节读模式和页读模式，可通过 EEC 寄存器中的 EEPROM 操作模式选择位 MODE 选择。

字节读模式

当模式选择位 MODE 为 0 时，可执行 EEPROM 字节读操作。为了实现字节读操作，EEPROM 中要读取数据的地址需先放入 EEAH 和 EEAL 寄存器中，EEC 寄存器中的读使能位 RDEN 也要置高以启用读功能，然后再置高 RD 位以开始 EEPROM 字节读操作。注意，若 RD 为已置高而 RDEN 位还未被置高则不能开始读操作。若读周期结束，RD 位将自动清零，EEPROM 数据可以从 EED 寄存器中读取。读到的数据在其他读或写操作执行前将一直保留在 EED 寄存器中。应用程序可轮询 RD 位以确定数据可以有效地读取。

页读模式

当模式选择位 MODE 为 1 时，可执行 EEPROM 页读操作。页读操作中页大小

可达 16 个字节。为了实现页读操作，EEPROM 中要读取页的起始地址需先放入 EEAH 和 EEAL 寄存器中，EEC 寄存器中的读使能位 RDEN 也要置高以使得能读功能，然后再置高 RD 位以开始 EEPROM 页读操作。注意，若 RD 为已置高而 RDEN 位还未被置高则不能开始读操作。当前字节读周期结束时，RD 位将自动清零，此时可以从 EED 寄存器中读取 EEPROM 数据，而且当前地址由硬件自动加一。只要再置高 RD 位无需重新配置 EEPROM 地址和 RDEN 控制位，就可以连续读取下一个 EEPROM 地址的数据。应用程序可轮询 RD 位以确定数据可以有效地读取。

EEPROM 地址高 9 位用来指定要读取页的位置，而低 4 位用来指向实际的地址。在页操作模式低 4 位地址将自动加一，而高 9 位地址不会自动增加。当 EEPROM 地址低 4 位自动递增到当前页的最大地址，即 0FH，EEPROM 地址低 4 位的值会停止在 0FH，EEPROM 地址将不会再增加。

EEPROM 页擦操作

当模式选择位 MODE 为 1 时，可执行 EEPROM 页擦操作。EEPROM 一页可擦除 16 个字节。上电复位后内部页缓存器将由硬件清零。当 EEPROM 擦使能控制位 EREN 由 1 变为 0 时，内部页缓存器也会被清零。注意当 EREN 位由 0 变为 1 时，内部页缓存器不会清零。EEPROM 地址高 9 位用来指定要擦除页的位置，而低 4 位用来指向实际的地址。在页擦操作模式每写入一字节任意数据到 EED 寄存器，低 4 位地址将自动加一，而高 9 位地址不会自动增加。当 EEPROM 地址低 4 位自动递增到当前页的最大地址，即 0FH，EEPROM 地址低 4 位的值会停止在 0FH，EEPROM 地址将不会再增加。

页擦操作需先将 EEPROM 目标页的起始地址放入 EEAH 和 EEAL 寄存器中，再将任意数据放入 EED 寄存器。一页的最大数据长度为 16 字节。注意写数据到 EED 是为了标记地址，这一操作必须执行以确定要擦除哪些地址。当一整页的任意数据都写入 EED 寄存器后，EEC 寄存器中的 EREN 位先置高以使得能擦功能，然后 EEC 寄存器中的 ER 位需立即置高以开始擦操作。这两条指令必须在两个指令周期内连续执行才可成功启动一个擦除操作。进行擦除操作之前应先将总中断使能位 EMI 清零，在一个有效的擦启动步骤完成之后再将其使能。

注：上述步骤必须依序操作，方能成功完成页擦操作，具体请参考对应的范例程序。

由于控制 EEPROM 擦除周期是一个内部时钟，与单片机的系统时钟异步，所以擦除 EEPROM 数据的时间将有所延迟。可通过轮询 EEC 寄存器中的 ER 位或判断 EEPROM 中断以侦测擦周期是否完成。若擦除周期完成，ER 位将自动清零，通知用户数据已擦除。因此，应用程序将轮询 ER 位以确定擦除周期是否结束。擦操作结束后，EREN 位将会被硬件置低。执行完一个页擦操作后，EEPROM 被擦除页的内容将全为零。

EEPROM 写操作

此单片机有两种模式可实现写数据到 EEPROM，即字节写模式和页写模式，可通过 EEC 寄存器中的 EEPROM 操作模式选择位 MODE 选择。

字节写模式

当模式选择位 MODE 为 0 时，可执行 EEPROM 字节写操作。字节写操作需先将 EEPROM 目标地址放入 EEAH 和 EEAL 寄存器中，再将要写入的数据放入 EED 寄存器。EEC 寄存器中的写使能位 WREN 先置高以使得能写功能，然后 EEC 寄存器中的 WR 位需立即置高以开始写操作。这两条指令必须在两个指令

周期内连续执行才可成功启动一个写操作。进行写操作之前应先将总中断使能位 EMI 清零，在一个有效的写启动步骤完成之后再将其使能。若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。

注：上述步骤必须依序操作，方能成功完成字节写操作，具体请参考对应的范例程序。

由于控制 EEPROM 写周期是一个内部时钟，与单片机的系统时钟异步，所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 WR 位或判断 EEPROM 写中断以侦测写周期是否完成。若写周期完成，WR 位将自动清零，通知用户数据已写入 EEPROM。因此，应用程序将轮询 WR 位以确定写周期是否结束。写操作结束后，WREN 位将会被硬件置低。注意，字节写操作被成功启动前会自动执行字节擦除操作。

页写模式

在执行页写操作之前，务必确保已成功执行了相关的页擦除操作。当模式选择位 MODE 为 1 时，可执行 EEPROM 页写操作。EEPROM 一页可写入 16 个字节。上电复位后内部页缓存器将由硬件清零。当 EEPROM 写使能控制位 WREN 由 1 变为 0 时，内部页缓存器也会被清零。注意当 WREN 位由 0 变为 1 时，内部页缓存器不会清零。除了最多可以写入 16 字节 EEPROM 数据以外，页写操作启动的方法与字节写操作相同。EEPROM 地址高 9 位用来指定要写入页的位置，而低 4 位用来指向实际的地址。在页写操作模式每写入一字节数据到 EED 寄存器，低 4 位地址将自动加一，而高 9 位地址不会自动增加。当 EEPROM 地址低 4 位自动递增至当前页的最大地址，即 0FH，EEPROM 地址低 4 位的值会停止在 0FH，EEPROM 地址将不会再增加。此时再对 EED 寄存器写入数据也将无效。

页写操作需先将 EEPROM 目标页的起始地址放入 EEAH 和 EEAL 寄存器中，再将要写入的数据放入 EED 寄存器。一页的最大数据长度为 16 字节。注意当写入一字节数据到 EED 寄存器，EED 中的数据会加载到内部页缓存器中，然后当前地址值会自动加一。当一页数据被全部写入页缓存器，EEC 寄存器中的写使能位 WREN 先置高以使能写功能，然后 EEC 寄存器中的 WR 位需立即置高以开始写操作。这两条指令必须在两个指令周期内连续执行才可成功启动一个写操作。进行写操作之前应先将总中断使能位 EMI 清零，在一个有效的写启动步骤完成之后再将其使能。若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。

注：上述步骤必须依序操作，方能成功完成页写操作，具体请参考对应的范例程序。

由于控制 EEPROM 写周期是一个内部时钟，与单片机的系统时钟异步，所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 WR 位或判断 EEPROM 写中断以侦测写周期是否完成。若写周期完成，WR 位将自动清零，通知用户数据已写入 EEPROM。因此，应用程序将轮询 WR 位以确定写周期是否结束。写操作结束后，WREN 位将会被硬件置低。

写保护

防止误写入的写保护有以下几种。单片机上电后控制寄存器中的写使能位将被清除以杜绝任何写入操作。上电后存储器指针高字节寄存器 MP1H 或 MP2H 将重置为“0”，这意味着数据存储区 Sector 0 被选中。由于 EEPROM 控制寄存器位于 Sector 1 中，这增加了对写操作的保护措施。在正常程序操作中确保控制寄存器中的写使能位被清除将能防止不正确的写操作。

EEPROM 中断

EEPROM 擦 / 写周期结束后将产生 EEPROM 中断，需先通过设置相关中断寄存器的 DEE 位使能 EEPROM 中断。EEPROM 中断属于多功能中断。当 EEPROM 擦 / 写周期结束，DEF 请求标志位和相应的多功能中断请求标志位将被置位。若总中断、EEPROM 中断使能和多功能中断使能且堆栈未满的情况下将跳转到相应的多功能中断向量中执行。当中断被响应，多功能中断标志位将自动复位，而 EEPROM 中断标志位需通过应用程序复位。总中断标志位也会自动复位以除能其他中断。详情可参考中断章节。

编程注意事项

必须注意的是数据不会无意写入 EEPROM。在没有写动作时写使能位被正常清零可以增强保护功能。存储器指针高字节寄存器 MP1H 或 MP2H 也可以正常清零以阻止进入 EEPROM 控制寄存器存在的 Sector 1。尽管没有必要，写一个简单的读回程序以检查新写入的数据是否正确还是应该考虑的。

WREN 位置位后，EEC 寄存器中的 WR 位需立即置位，以确保写周期正确地执行。EREN 位置位后，EEC 寄存器中的 ER 位需立即置位，以确保擦周期正确地执行。写或擦周期执行前总中断位 EMI 应先清零，写或擦周期开始执行后再将此位重新使能。注意，单片机不应在 EEPROM 读、擦或写操作完全完成之前进入空闲或休眠模式，否则 EEPROM 读、擦或写操作将失败。

程序举例

从 EEPROM 中读取一个字节数据 – 轮询法

```
MOV A, 40H                ; set memory pointer low byte MP1L
MOV MP1L, A               ; MP1L points to EEC register
MOV A, 01H                ; set memory pointer high byte MP1H
MOV MP1H, A
CLR IAR1.4                ; clear MODE bit, select byte operation mode
MOV A, EEPROM_ADRES_H    ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L    ; user defined low byte address
MOV EEAL, A
SET IAR1.1                ; set RDEN bit, enable read operations
SET IAR1.0                ; start Read Cycle - set RD bit
BACK:
SZ IAR1.0                 ; check for read cycle end
JMP BACK
CLR IAR1                   ; disable EEPROM read function
CLR MP1H
MOV A, EED                 ; move read data to register
MOV READ_DATA, A
```

从 EEPROM 中读取一页数据 – 轮询法

```
MOV A, 40H                ; set memory pointer low byte MP1L
MOV MP1L, A               ; MP1L points to EEC register
MOV A, 01H                ; set memory pointer high byte MP1H
MOV MP1H, A
SET IAR1.4                ; set MODE bit, select page operation mode
MOV A, EEPROM_ADRES_H    ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L    ; user defined low byte address
MOV EEAL, A
```

```

SET IAR1.1                ; set RDEN bit, enable read operations
; ~~~~ The data length can be up to 16 bytes (Start) ~~~~
CALL READ
CALL READ
:
:
JMP PAGE_READ_FINISH
; ~~~~ The data length can be up to 16 bytes (End) ~~~~
READ:
SET IAR1.0                ; start Read Cycle - set RD bit
BACK:
SZ IAR1.0                 ; check for read cycle end
JMP BACK
MOV A, EED                ; move read data to register
MOV READ_DATA, A
RET
:
PAGE_READ_FINISH
CLR IAR1                  ; disable EEPROM read function
CLR MP1H

```

擦除 EEPROM 的一页数据 – 轮询法

```

MOV A, 40H                ; set memory pointer low byte MP1L
MOV MP1L, A               ; MP1L points to EEC register
MOV A, 01H                ; set memory pointer high byte MP1H
MOV MP1H, A
SET IAR1.4                ; set MODE bit, select page operation mode
MOV A, EEPROM_ADRES_H    ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L    ; user defined low byte address
MOV EEAL, A
; ~~~~ The data length can be up to 16 bytes (Start) ~~~~
CALL WRITE_BUF
CALL WRITE_BUF
:
:
JMP Erase_START
; ~~~~ The data length can be up to 16 bytes (End) ~~~~
WRITE_BUF:
MOV A, EEPROM_DATA       ; user define data, erase mode don't care data
; value

MOV EED, A
RET
:
Erase_START:
CLR EMI
SET IAR1.6                ; set EREN bit, select erase operations
SET IAR1.5                ; start Erase Cycle - set ER bit - executed
; immediately after setting EREN bit

SET EMI
BACK:
SZ IAR1.5                 ; check for erase cycle end
JMP BACK
CLR MP1H

```

写入一个字节数据到 EEPROM – 轮询法

```
MOV A, 40H ; set memory pointer low byte MP1L
MOV MP1L, A ; MP1L points to EEC register
MOV A, 01H ; set memory pointer high byte MP1H
MOV MP1H, A
CLR IAR1.4 ; clear MODE bit, select byte write mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
MOV A, EEPROM_DATA ; user define data
MOV EED, A
CLR EMI
SET IAR1.3 ; set WREN bit, enable write operations
SET IAR1.2 ; start Write Cycle - set WR bit - executed
; immediately after setting WREN bit

SET EMI
BACK:
SZ IAR1.2 ; check for write cycle end
JMP BACK
CLR MP1H
```

写入一页数据到 EEPROM – 轮询法

```
MOV A, 40H ; set memory pointer low byte MP1L
MOV MP1L, A ; MP1L points to EEC register
MOV A, 01H ; set memory pointer high byte MP1H
MOV MP1H, A
SET IAR1.4 ; set MODE bit, select page operation mode
MOV A, EEPROM_ADRES_H ; user defined high byte address
MOV EEAH, A
MOV A, EEPROM_ADRES_L ; user defined low byte address
MOV EEAL, A
; ~~~~ The data length can be up to 16 bytes (Start) ~~~~
CALLWRITE_BUF
CALLWRITE_BUF
:
:
JMP WRITE_START
; ~~~~ The data length can be up to 16 bytes (End) ~~~~
WRITE_BUF:
MOV A, EEPROM_DATA ; user define data
MOV EED, A
RET
:
WRITE_START:
CLR EMI
SET IAR1.3 ; set WREN bit, enable write operations
SET IAR1.2 ; start Write Cycle - set WR bit - executed
; immediately after setting WREN bit

SET EMI
BACK:
SZ IAR1.2 ; check for write cycle end
JMP BACK
CLR MP1H
```

振荡器

不同的振荡器选择可以让使用者在不同的应用需求中实现更大范围的功能。振荡器的灵活性使得在速度和功耗方面可以达到较佳的优化。振荡器操作是通过应用程序和相关的控制寄存器共同完成的。

振荡器概述


振荡器除了作为系统时钟源，还作为看门狗定时器和时基中断的时钟源。外部振荡器需要一些外围器件，而完全集成的内部振荡器不需要任何外围器件。它们提供的高速和低速系统振荡器具有较宽的频率范围。较高频率的振荡器提供更高的性能，但要求有更高的功率，反之亦然。动态切换快慢系统时钟的能力使单片机具有灵活而优化的性能 / 功耗比，此特性对功耗敏感的应用领域尤为重要。

类型	名称	频率	引脚
内部高速 RC	HIRC	4/8/12MHz	—
外部低速晶振	LXT	32.768kHz	XT1/XT2
内部低速 RC	LIRC	32kHz	—

振荡器类型

系统时钟配置

该单片机有多个系统振荡器，包括一个高速振荡器和两个低速振荡器。高速振荡器为内部 4/8/12MHz 高速振荡器 HIRC，低速振荡器为内部 32kHz 低速振荡器 LIRC 和外部 32.768kHz 晶振 LXT。使用高速或低速振荡器作为系统时钟的选择是通过设置 SCC 寄存器中的 CKS2~CKS0 位决定的，系统时钟可动态选择。低速振荡器的实际时钟源由 SCC 寄存器的 FSS 位选择。低速或高速系统时钟频率由 SCC 寄存器的 CKS2~CKS0 位决定的。请注意，两个振荡器必须做出选择，即一个高速和一个低速振荡器。



系统时钟配置

内部高速 RC 振荡器 – HIRC

内部高速 RC 振荡器是一个集成的系统振荡器，不需其它外部器件。内部高速

RC 振荡器具有三种固定的频率：4MHz、8MHz 和 12MHz，可通过 HIRCC 寄存器中的 HIRC1~HIRC0 位进行选择。为了确保能达到交流电气特性里描述的 HIRC 频率精准度，HIRC1~HIRC0 位需要与配置选项中选择频率吻合。芯片在制造时进行调整且内部含有频率补偿电路，使得振荡频率因 V_{DD} 、温度以及芯片制成工艺不同的影响较大程度地降低。

内部 32kHz 振荡器 – LIRC

内部 32kHz 系统振荡器是一个低频振荡器，由 FSS 控制位选择，它的典型频率值为 32kHz 且无需外部元件。芯片在制造时进行调整且内部含有频率补偿电路，使得振荡器因电源电压、温度及芯片制成工艺不同的影响较大程度地降低。

外部 32.768kHz 晶体振荡器 – LXT

外部 32.768kHz 晶体振荡器是一个低频振荡器，由 FSS 控制位选择。时钟频率固定为 32.768kHz，此时 XT1 和 XT2 间引脚必须连接 32.768kHz 的晶体振荡器。需要外部电阻和电容连接到 32.768kHz 晶振以帮助起振。对于那些要求精准频率的场合中，可能需要这些元件来对由制程产生的误差提供频率补偿。LXTEN 位置高使能 LXT 振荡器后，LXT 振荡器启动需要一定的延时。


当系统进入空闲 / 休眠模式，系统时钟关闭以降低功耗。然而在某些应用，比如空闲 / 休眠模式下要保持内部定时器功能，必须提供额外的时钟，且与系统时钟无关。

然而，对于一些晶体，为了保证系统频率的启动与精准度要求，需要外接两个小容量电容 C1 和 C2，具体数值与客户选择的晶体规格有关。外部并联的反馈电阻 R_p 是必需的。

引脚共用软件控制位决定 XT1/XT2 脚是用于 LXT 还是作为普通 I/O 口或其它共用功能使用。

- 若 LXT 振荡器未被用于任何时钟源，XT1/XT2 脚能被用作一般 I/O 口或其它共用功能使用。
- 若 LXT 振荡器被用于一些时钟源，32.768kHz 晶体应被连接至 XT1/XT2 脚。

为了确保振荡器的稳定性及减少噪声和串扰的影响，晶体振荡器及其相关的电阻和电容以及它们之间的连线都应尽可能的接近单片机。



Note: 1. R_p , C1 and C2 are required.
2. Although not shown XT1/XT2 pins have a parasitic capacitance of around 7pF.

外部 LXT 振荡器

LXT 振荡器 C1 和 C2 值		
晶振频率	C1	C2
32.768kHz	10pF	10pF
注: 1. C1 和 C2 数值仅作参考用 2. R_p 的建议值为 5MΩ~10MΩ		

32.768kHz 振荡器电容推荐值

LXT 振荡器低功耗功能

LXT 振荡器可以工作在快速启动模式或低功耗模式，可通过设置 LXTC 寄存器中的 LXTSP 位进行模式选择。

LXTSP	LXT 工作模式
0	低功耗
1	快速启动

LXTSP 位置高会使能 LXT 快速启动模式。在快速启动模式，LXT 振荡器将起振并快速稳定下来。LXT 振荡器完全起振后，可以通过将 LXTSP 位清零进入低功耗模式。振荡器可以继续运行，其间耗电将少于快速启动模式。需要注意的是，在选择 LXT 振荡器时钟作为系统时钟源之前，必须适当地控制 LXT 工作模式的切换。一旦通过设置 SCC 寄存器中的 CKS2~CKS0 位和 FSS 位选择了 LXT 振荡器时钟作为系统时钟源，LXT 振荡器工作模式将不能改变。

应注意的是，无论 LXTSP 位是什么值，LXT 振荡器会一直运作，不同的只是在低功耗模式时启动时间更长。


工作模式和系统时钟

现今的应用要求单片机具有较高的性能及尽可能低的功耗，这种矛盾的要求在便携式电池供电的应用领域尤为明显。高性能所需要的高速时钟将增加功耗，反之亦然。此单片机提供高、低速两种时钟源，它们之间可以动态切换，用户可通过优化单片机操作来获得较佳性能 / 功耗比。

系统时钟

单片机为 CPU 和外围功能操作提供了多种不同的时钟源。用户使用寄存器编程可获取多种时钟，进而使系统时钟获取较大的应用性能。

主系统时钟可来自高频时钟源 f_H 或低频时钟源 f_{SUB} ，通过 SCC 寄存器的 CKS2~CKS0 位选择。高频时钟来自 HIRC 振荡器。低频系统时钟源来自 f_{SUB} ，若被选择 f_{SUB} ，该时钟来源于 LXT 或 LIRC 振荡器，可通过 SCC 寄存器的 FSS 位选择。其它系统时钟还有高速系统振荡器的分频 $f_H/2 \sim f_H/64$ 。



单片机时钟选项

注：当系统时钟源 f_{SYS} 由 f_H 到 f_{SUB} 转换时，可以通过设置的高速振荡器使能控制位，选择停止以节省耗电，或者继续振荡，为外围电路提供 $f_H \sim f_H/64$ 频率的时钟源。

系统工作模式

单片机有 6 种不同的工作模式，每种有它自身的特性，根据应用中不同的性能和功耗要求可选择不同的工作模式。单片机正常工作有两种模式：快速模式和低速模式。剩余的 4 种工作模式：休眠模式、空闲模式 0、空闲模式 1 和空闲模式 2 用于单片机 CPU 关闭时以节省耗电。

工作模式	CPU	寄存器设置			f_{SYS}	f_H	f_{SUB}	f_{LIRC}
		FHIDEN	FSIDEN	CKS2~CKS0				
快速模式	On	x	x	000~110	$f_H \sim f_H/64$	On	On	On
低速模式	On	x	x	111	f_{SUB}	On/Off ⁽¹⁾	On	On
空闲模式 0	Off	0	1	000~110	Off	Off	On	On
				111	On			
空闲模式 1	Off	1	1	xxx	On	On	On	On
空闲模式 2	Off	1	0	000~110	On	On	Off	On
				111	Off			
休眠模式	Off	0	0	xxx	Off	Off	Off	On/Off ⁽²⁾

“x”：无关

注：1. 在低速模式中， f_H 开启或关闭由相应的振荡器使能位控制。

2. 在休眠模式中， f_{LIRC} 开启或关闭由 WDT 功能使能或除能控制。

快速模式

快速模式的系统时钟由一个高速振荡器提供，单片机的所有功能均可在此模式实现。该模式下单片机正常工作的时钟源来自 HIRC 振荡器。高速振荡器频

率可被分为 1~64 的不等比率，实际的比率由 SCC 寄存器中的 CKS2~CKS0 位选择。单片机使用高速振荡器分频作为系统时钟可减少工作电流。

低速模式

此模式的系统时钟虽为较低速时钟源，但单片机仍能正常工作。该低速时钟源可来自 f_{SUB} ，而 f_{SUB} 来自 LXT 或 LIRC 振荡器，可通过 SCC 寄存器的 FSS 位选择。

休眠模式

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为低时，系统进入休眠模式。在休眠模式中，CPU 停止运行， f_{SUB} 停止为外围功能提供时钟。若看门狗定时器功能使能， f_{LIRC} 继续运行。

空闲模式 0

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 位为低、FSIDEN 位为高时，系统进入空闲模式 0。在空闲模式 0 中，CPU 停止，但低速振荡器会开启以驱动一些外围功能。

空闲模式 1

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为高时，系统进入空闲模式 1。在空闲模式 1 中，CPU 停止，但高速和低速振荡器都会开启以确保一些外围功能继续工作。

空闲模式 2

执行 HALT 指令后且 SCC 寄存器中的 FHIDEN 位为高、FSIDEN 位为低时，系统进入空闲模式 2。在空闲模式 2 中，CPU 停止，但高速振荡器会开启以确保一些外围功能继续工作。

控制寄存器

寄存器 SCC、HIRCC 和 LXTC 用于控制系统时钟和相应振荡器配置。

寄存器名称	位							
	7	6	5	4	3	2	1	0
SCC	CKS2	CKS1	CKS0	—	—	FSS	FHIDEN	FSIDEN
HIRCC	—	—	—	—	HIRC1	HIRC0	HIRCF	HIRCEN
LXTC	—	—	—	—	—	LXTSP	LXTF	LXTEN

系统工作模式控制寄存器列表

• SCC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CKS2	CKS1	CKS0	—	—	FSS	FHIDEN	FSIDEN
R/W	R/W	R/W	R/W	—	—	R/W	R/W	R/W
POR	0	0	0	—	—	0	0	0

Bit 7~5 **CKS2~CKS0:** 系统时钟选择位

- 000: f_H
- 001: $f_H/2$
- 010: $f_H/4$
- 011: $f_H/8$
- 100: $f_H/16$

- 101: $f_i/32$
 110: $f_i/64$
 111: f_{SUB}
- 这三位用于选择系统时钟源。除了 f_i 或 f_{SUB} 提供的系统时钟源外，也可使用高频振荡器的分频作为系统时钟。
- Bit 4~3 未定义，读为“0”
- Bit 2 **FSS**: 低频时钟选择位
 0: LIRC
 1: LXT
- Bit 1 **FHIDEN**: CPU 关闭时高频振荡器控制位
 0: 除能
 1: 使能
 此位用来控制在 CPU 执行 HALT 指令关闭后高速振荡器是被激活还是停止。
- Bit 0 **FSIDEN**: CPU 关闭时低频振荡器控制位
 0: 除能
 1: 使能
 此位用来控制在 CPU 执行 HALT 指令关闭后低速振荡器是被激活还是停止。

注：使用 CKS2~CKS0 位或 FSS 位进行时钟切换设置之后，在相关时钟成功切换至目标时钟源之前需要一定的延时。因此，若接下来执行的操作需要目标时钟源立即响应，则在此之前必须规划适当的延迟时间。

时钟切换延迟时间 = $4 \times t_{SYS} + [0 \sim (1.5 \times t_{Curr} + 0.5 \times t_{Tar})]$ ，其中 t_{Curr} 指代当前的时钟周期， t_{Tar} 指代目标时钟周期， t_{SYS} 指代当前系统时钟周期。

• HIRCC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	HIRC1	HIRC0	HIRCF	HIRCEN
R/W	—	—	—	—	R/W	R/W	R	R/W
POR	—	—	—	—	0	0	0	1

- Bit 7~4 未定义，读为“0”
- Bit 3~2 **HIRC1~HIRC0**: HIRC 频率选择位
 00: 4MHz
 01: 8MHz
 10: 12MHz
 11: 4MHz
 当 HIRC 振荡器使能或通过应用程序改变 HIRC 频率选择位时，在 HIRCF 标志位置高后时钟频率会自动改变。建议这里选择的频率与配置选项中选定的频率保持一致，以确保能够达到交流电气特性中标示的 HIRC 频率精准度。
- Bit 1 **HIRCF**: HIRC 振荡器稳定标志位
 0: HIRC 未稳定
 1: HIRC 稳定
 此位用于表明 HIRC 振荡器是否稳定。HIRCEN 位置高使能 HIRC 振荡器，HIRCF 位会先被清零，在 HIRC 稳定后会被置高。
- Bit 0 **HIRCEN**: HIRC 振荡器使能控制位
 0: 除能
 1: 使能

• LXTC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	LXTSP	LXTF	LXTEN
R/W	—	—	—	—	—	R/W	R	R/W
POR	—	—	—	—	—	0	0	0

Bit 7~3 未定义，读为“0”

Bit 2 **LXTSP**: LXT 振荡器快速启动控制位

- 0: 除能 – 低功耗模式
- 1: 使能 – 快速启动模式

此位用来控制 LXT 振荡器工作在低功耗模式或快速启动模式。当 LXTSP 位被置高，LXT 振荡器的振荡加快，但功耗增加。如果 LXTSP 位被清零，LXT 振荡器功耗将减少，但需要较长时间才能稳定下来。需要注意的是，通过设置 SCC 寄存器中的 CKS2~CKS0 位和 FSS 位选择 LXT 振荡器作为系统时钟源后，该位不能改变。

Bit 1 **LXTF**: LXT 振荡器稳定标志位

- 0: LXT 未稳定
- 1: LXT 稳定

此位用于表明 LXT 振荡器是否稳定。LXTEN 位置高使能 LXT 振荡器后，LXTF 位会先被清零，在 LXT 稳定后会被置高。


Bit 0 **LXTEN**: LXT 振荡器使能控制位

- 0: 除能
- 1: 使能

工作模式切换

单片机可在各个工作模式间自由切换，使得用户可根据所需选择较佳的性能 / 功耗比。用此方式，对单片机工作的性能要求不高的情况下，可使用较低频时钟以减少工作电流，在便携式应用上延长电池的使用寿命。


简单来说，快速模式和低速模式间的切换仅需设置 SCC 寄存器中的 CKS2~CKS0 位即可实现，而快速模式 / 低速模式与休眠模式 / 空闲模式间的切换经由 HALT 指令实现。当 HALT 指令执行后，单片机是否进入空闲模式或休眠模式由 SCC 寄存器中的 FHIDEN 和 FSIDEN 位决定的。



快速模式切换到低速模式

系统运行在快速模式时使用高速系统振荡器，因此较为耗电。可通过设置 SCC 寄存器中的 CKS2~CKS0 位为“111”使系统时钟切换至运行在低速模式下。此时将使用低速系统振荡器以节省耗电。用户可在对性能要求不高的操作中使用此方法以减少耗电。


低速模式的时钟来自 LXT 或 LIRC 振荡器，由 SCC 寄存器中的 FSS 位确定，因此要求所选振荡器在所有模式切换动作发生前稳定下来。



低速模式切换到快速模式

在低速模式时系统时钟来自 f_{SUB} 。切换回快速模式时，需设置 CKS2~CKS0 位为“000”~“110”使系统时钟从 f_{SUB} 切换到 $f_H \sim f_H/64$ 。

然而，如果在低速模式下 f_H 因未使用而关闭，那么从低速模式切换到快速模式时，它需要一定的时间来重新起振和稳定，可通过检测 HIRCC 寄存器中的 HIRCF 位进行判断，所需的高速系统振荡器稳定时间在系统上电时间电气特性中有说明。



进入休眠模式

进入休眠模式的方法仅有一种，既应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为“0”。在这种模式下，除了 WDT 以外的所有时钟和功能都将关闭。在上述条件下执行该指令后，将发生的情况如下：

- 系统时钟停止运行，应用程序停止在“HALT”指令处。
- 数据存储器和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 如果 WDT 功能使能，WDT 将被清零并重新开始计数。如果 WDT 功能除能，WDT 将被清零并停止计数。

进入空闲模式 0

进入空闲模式 0 的方法仅有一种，即应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 位为“0”且 FSIDEN 位为“1”。在上述条件下执行该指令后，将发生的情况如下：

- f_H 时钟停止运行，应用程序停止在“HALT”指令处，但 f_{SUB} 时钟将继续运行。
- 数据存储器和寄存器将保持当前值。
- 输入 / 输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 如果 WDT 功能使能，WDT 将被清零并重新开始计数。如果 WDT 功能除能，WDT 将被清零并停止计数。

进入空闲模式 1

进入空闲模式 1 的方法仅有一种，既应用程序中执行“HALT”指令前需设置

SCC 寄存器中的 FHIDEN 和 FSIDEN 位都为“1”。在上述条件下执行该指令后，将发生的情况如下：

- f_H 和 f_{SUB} 时钟开启，应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 如果 WDT 功能使能，WDT 将被清零并重新开始计数。如果 WDT 功能除能，WDT 将被清零并停止计数。

进入空闲模式 2

进入空闲模式 2 的方法仅有一种，既应用程序中执行“HALT”指令前需设置 SCC 寄存器中的 FHIDEN 位为“1”且 FSIDEN 位为“0”。在上述条件下执行该指令后，将发生的情况如下：

- f_H 时钟开启， f_{SUB} 时钟关闭，应用程序停止在“HALT”指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 输入 / 输出将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起，看门狗溢出标志 TO 将被清除。
- 如果 WDT 功能使能，WDT 将被清零并重新开始计数。如果 WDT 功能除能，WDT 将被清零并停止计数。

待机电流的注意事项

由于单片机进入休眠或空闲模式的主要原因是将单片机的电流降低到尽可能低，可能到只有几个微安的级别（空闲模式 1 和空闲模式 2 除外），所以如果要将电路的电流进一步降低，电路设计者还应有其它的考虑。应该特别注意的是单片机的输入 / 输出引脚。所有高阻抗输入脚都必须连接到固定的高或低电平，因为引脚浮空会造成内部振荡并导致耗电增加。这也应用于有不同封装的单片机，因为它们可能含有未引出的引脚，这些引脚也必须设为输出或带有上拉电阻的输入。

另外还需注意单片机设为输出的 I/O 引脚上的负载。应将它们设置在有最小拉电流的状态或将它们和其它的 CMOS 输入一样接到没有拉电流的外部电路上。还应注意的是，如果选择 LIRC 或 LXT 振荡器，会导致耗电增加。

在空闲模式 1 和空闲模式 2 中，高速振荡器开启。若外围功能时钟源来自高速振荡器，额外的待机电流也可能会有几百微安。

唤醒

单片机进入休眠模式或空闲模式后，系统时钟将停止以降低功耗。然而单片机再次唤醒，原来的系统时钟重新起振、稳定且恢复正常工作需要一定的时间。

系统进入休眠或空闲模式之后，可以通过以下几种方式唤醒：

- PA 口下降沿
- 系统中断
- WDT 溢出

单片机执行 HALT 指令，系统进入休眠或空闲模式，PDF 将被置位。系统上电或执行清除看门狗的指令，PDF 将被清零。若系统由看门狗定时器溢出唤醒，会发生看门狗定时器复位，TO 将被置位。看门狗定时器溢出将会置位 TO 标志并唤醒系统，这种复位会重置程序计数器和堆栈指针，其它标志保持原有状态。

PA 口中的每个引脚都可以通过 PAWU 寄存器使能下降沿唤醒功能。PA 端口唤醒后，程序将在“HALT”指令后继续执行。如果系统是通过中断唤醒，则有两种可能发生。第一种情况是：相关中断除能或是中断使能且堆栈已满，则程序会在“HALT”指令之后继续执行。这种情况下，唤醒系统的中断会等到相关中断使能或有堆栈层可以使用之后才执行。第二种情况是：相关中断使能且堆栈未滿，则中断可以马上执行。如果在进入休眠或空闲模式之前中断标志位已经被设置为“1”，则相关中断的唤醒功能将无效。

看门狗定时器

看门狗定时器的功能在于防止如电磁的干扰等外部不可控制事件，所造成的程序不正常动作或跳转到未知的地址。

看门狗定时器时钟源

WDT 定时器时钟源 f_{LIRC} 由内部低速振荡器 LIRC 提供。内部振荡器 LIRC 的频率大约为 32kHz，这个特殊的内部时钟周期会随 V_{DD} 、温度和制成的不同而变化。看门狗定时器的时钟源可分频为 $2^8 \sim 2^{18}$ 以提供更大的溢出周期，分频比由 WDT 寄存器中的 WS2~WS0 位来决定。

看门狗定时器控制寄存器

WDT 寄存器用于选择溢出周期、控制 WDT 功能的使能 / 除能和单片机复位操作。

• WDT 寄存器

Bit	7	6	5	4	3	2	1	0
Name	WE4	WE3	WE2	WE1	WE0	WS2	WS1	WS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	1	0	1	0	0	1	1

Bit 7~3 **WE4~WE0: WDT 功能控制**

10101: 除能
01010: 使能
其它值: 单片机复位

如果由于不利的环境因素使这些位变为其它值，单片机将复位。复位动作发生在 t_{SRESET} 延迟时间后，且 RSTFC 寄存器的 WRF 位将置为“1”。

Bit 2~0 **WS2~WS0: WDT 溢出周期选择位**

000: $2^8/f_{LIRC}$
001: $2^{10}/f_{LIRC}$
010: $2^{12}/f_{LIRC}$
011: $2^{14}/f_{LIRC}$
100: $2^{15}/f_{LIRC}$
101: $2^{16}/f_{LIRC}$
110: $2^{17}/f_{LIRC}$
111: $2^{18}/f_{LIRC}$

这三位控制 WDT 时钟源的分频比，从而实现 WDT 溢出周期的控制。

● RSTFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	RSTF	LVRF	LRF	WRF
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	x	0	0

“x”：未知

- Bit 7~4 未定义，读为“0”
- Bit 3 **RSTF**：复位控制寄存器软件复位标志位
 具体描述见内部复位控制章节。
- Bit 2 **LVRF**：LVR 复位标志位
 具体描述见低电压复位章节。
- Bit 1 **LRF**：LVR 控制寄存器软件复位标志位
 具体描述见低电压复位章节。
- Bit 0 **WRF**：WDT 控制寄存器软件复位标志位
 0：未发生
 1：发生
 当 WDT 控制寄存器软件复位发生时，此位被置为“1”，且只能通过应用程序清零。

看门狗定时器操作

当 WDT 溢出时，它产生一个单片机复位的动作。这也就意味着正常工作期间，用户需在应用程序中看门狗溢出前有策略地清除看门狗定时器以防止其产生复位，可使用清除看门狗指令实现。无论什么原因，程序失常跳转到一个未知的地址或进入一个死循环，清除指令都不能被正确执行，此种情况下，看门狗将溢出以使单片机复位。看门狗定时器控制寄存器 WDT_C 中的 WE4~WE0 位可提供 WDT 功能的使能 / 除能控制以及单片机复位操作。当 WE4~WE0 设置为“10101B”时除能 WDT 功能，而当设置为“01010B”时使能 WDT 功能。如果 WE4~WE0 设置为除“01010B”和“10101B”以外的值时，单片机将在 t_{SRESET} 延迟时间后复位。上电后这些位初始化为“01010B”。


WE4~WE0 位	WDT 功能
10101B	除能
01010B	使能
其它值	单片机复位

看门狗定时器使能 / 除能控制

程序正常运行时，WDT 溢出将导致单片机复位，并置位状态标志位 TO。若系统处于休眠或空闲模式，当 WDT 发生溢出时，状态寄存器中的 TO 应置位，仅 PC 和堆栈指针复位。有三种方法可以用来清除 WDT 的内容。第一种是 WDT_C 软件复位，即将 WE4~WE0 位设置成除了 01010B 和 10101B 外的任意值；第二种是通过软件清除指令，而第三种是通过“HALT”指令。

该单片机只使用一条清除看门狗指令“CLR WDT”。因此只要执行“CLR WDT”便清除 WDT。

当设置分频比为 2^{18} 时，溢出周期最大。例如，时钟源为 32kHz LIRC 振荡器，分频比为 2^{18} 时最大溢出周期约 8s，分频比为 2^8 时最小溢出周期约 8ms。



复位和初始化

复位功能是整个单片机中基本的部分，使得单片机可以设定一些与外部参数无关的先置条件。最重要的复位条件是在单片机首次上电以后，经过短暂的延迟，内部硬件电路使得单片机处于预期的稳定状态并开始执行第一条程序指令。上电复位以后，在程序执行之前，部分重要的内部寄存器将会被设定为预先设定的状态。程序计数器就是其中之一，它会被清除为零，使得单片机从最低的程序存储器地址开始执行程序。


另一种复位为低电压复位即 LVR 复位，在电源供应电压低于 LVR 设定值时，系统会产生 LVR 复位。另一种复位为看门狗溢出单片机复位，不同方式的复位操作会对寄存器产生不同的影响。

复位功能

单片机的几种内部复位方式将在此处做具体介绍。

上电复位

这是最基本且不可避免的复位，发生在单片机上电后。除了保证程序存储器从开始地址执行，上电复位也使得其它寄存器被设定在预设条件。所有的输入/输出端口控制寄存器在上电复位时会保持高电平，以确保上电后所有引脚被设定为输入状态。



内部复位控制

内部复位控制寄存器 RSTC 用于为单片机在受到环境噪声干扰而异常工作时提供复位。如果 RSTC 寄存器的内容被设置为除 01010101B 或 10101010B 以外的任何值，单片机会在 t_{SRESET} 延迟时间后发生复位。上电后寄存器的值为 01010101B。

RSTC7~RSTC0 位	复位功能
01010101B	无操作
10101010B	无操作
其它值	单片机复位

内部复位功能控制

● RSTC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	RSTC7	RSTC6	RSTC5	RSTC4	RSTC3	RSTC2	RSTC1	RSTC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	1	0	1	0	1	0	1

Bit 7~0 **RSTC7~RSTC0:** 复位功能控制位

01010101: 无操作

10101010: 无操作

其它值: 单片机复位

如果由于不利的环境因素使这些位发生改变, 单片机将复位。复位动作发生在 t_{SRESET} 延迟时间后, 且 RSTFC 寄存器的 RSTF 位将置为“1”。除了 WDT 溢出硬件复位外, 其它所有复位发生时此寄存器恢复至上电复位值。

● RSTFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	RSTF	LVRF	LRF	WRF
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	x	0	0

“x”: 未知

Bit 7~4 未定义, 读为“0”

Bit 3 **RSTF:** 复位控制寄存器软件复位标志位

0: 未发生

1: 发生

当 RSTC 控制寄存器软件复位发生时, 此位被置为“1”, 且只能通过应用程序清零。

Bit 2 **LVRF:** LVR 复位标志位

具体描述见低电压复位章节。

Bit 1 **LRF:** LVR 控制寄存器软件复位标志位

具体描述见低电压复位章节。

Bit 0 **WRF:** WDT 控制寄存器软件复位标志位


具体描述见看门狗定时器控制寄存器章节。

低电压复位 – LVR

单片机具有低电压复位电路, 用来监测它的电源电压。当电源电压低于某一预定值时, 它将复位单片机。

LVR 功能可通过 LVRC 寄存器使能或除能。例如在更换电池的情况下, 单片机供应的电压可能会在 $0.9V \sim V_{LVR}$ 之间, 这时 LVR 将会自动复位单片机且 RSTFC 寄存器中的 LVRF 标志位置位。所谓有效的 LVR 信号, 即在 $0.9V \sim V_{LVR}$ 的低电压状态的时间, 必须超过 LVD/LVR 电气特性中 t_{LVR} 参数的值。如果低电压存在时间不超过 t_{LVR} 参数的值, 则 LVR 将会忽略它且不会执行复位功能。实际的 t_{LVR} 参数的值可通过 TLVRC 寄存器中的 TLVR1~TLVR0 位设置。实际的 V_{LVR} 参数值可通过 LVRC 寄存器中的 LVS7~LVS0 位设置。若由于受到干扰

LVS7~LVS0 变为其它值时，需要经过一段 t_{SRESET} 延迟时间才会响应复位。此时 RSTFC 寄存器的 LRF 位被置位。注意当单片机进入空闲或休眠模式，LVR 功能将自动关闭。



• LVRC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	LVS7	LVS6	LVS5	LVS4	LVS3	LVS2	LVS1	LVS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	1	1	0	0	1	1	0

Bit 7~0 **LVS7~LVS0**: LVR 电压选择

01100110: 1.7V

01010101: 1.9V

00110011: 2.55V

10011001: 3.15V

10101010: 3.8V

11110000: LVR 除能

其他值: 单片机复位 - 寄存器复位为 POR 值

当上述定义的相应的低电压出现，且低电压保持时间大于设定的 t_{LVR} 值，则单片机复位发生。此时复位后的寄存器内容保持不变。

除了上述寄存器设定值外，其他值将会产生单片机复位。复位操作会在 t_{SRESET} 时间后执行。注意的是此处单片机复位后，寄存器的值将恢复到上电复位值。

• TLVRC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	TLVR1	TLVR0
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	1

Bit 7~2 未定义，读为“0”

Bit 1~0 **TLVR1~TLVR0**: 产生 LVR 复位的低电压最短保持时间 t_{LVR} 选择

00: $(7\sim8) \times t_{LIRC}$

01: $(31\sim32) \times t_{LIRC}$

10: $(63\sim64) \times t_{LIRC}$

11: $(127\sim128) \times t_{LIRC}$

• RSTFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	RSTF	LVRF	LRF	WRF
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	x	0	0

“x”: 未知

Bit 7~4 未定义，读为“0”

Bit 3 **RSTF**: 复位控制寄存器软件复位标志位

具体描述详见内部复位章节。


- Bit 2 **LVRF:** LVR 复位标志位
 0: 未发生
 1: 发生
 当特定的低电压复位条件发生时, 此位被置为“1”, 且只能通过应用程序清零。
- Bit 1 **LRF:** LVR 控制寄存器软件复位标志位
 0: 未发生
 1: 发生
 如果 LVRC 寄存器包含任何非定义的 LVR 电压值, 此位被置为“1”, 这类似与软件复位功能, 且只能通过应用程序清零。
- Bit 0 **WRF:** WDT 控制寄存器软件复位标志位
 具体描述见看门狗定时器控制寄存器章节。

IAP 复位

当写值“55H”至 FC1 寄存器时, 将产生一个复位信号将整个单片机复位。详见 IAP 章节。

正常运行时看门狗溢出复位


除了看门狗溢出标志位 TO 将被设为“1”之外, 在快速或低速模式下正常运行时看门狗溢出复位和 LVR 硬件复位相同。



正常运行时看门狗溢出复位时序图

休眠或空闲时看门狗溢出复位

休眠或空闲时看门狗溢出复位和其它种类的复位有些不同, 除了程序计数器与堆栈指针将被清 0 及 TO 与 PDF 位被设为 1 外, 绝大部份的条件保持不变。图中 t_{SST} 的详细说明请参考系统上电时间电气特性。



休眠或空闲时看门狗溢出复位时序图

复位初始状态

不同的复位形式以不同的途径影响复位标志位。这些标志位, 即 PDF 和 TO 位存放在状态寄存器中, 由休眠或空闲模式功能或看门狗计数器等几种控制器操作控制。复位标志位如下所示:

TO	PDF	复位条件
0	0	上电复位
u	u	快速模式或低速模式时的 LVR 复位
1	u	快速模式或低速模式时的 WDT 溢出复位
1	1	空闲或休眠模式时的 WDT 溢出复位

“u”代表不改变

在单片机上电复位之后, 各功能单元初始化的情形, 列于下表。

项目	复位后情况
程序计数器	清除为零
中断	所有中断被除能
看门狗定时器, 时基	都清除, 且 WDT 重新计数
定时器模块	所有定时器模块停止
输入 / 输出	I/O 口设为输入模式
堆栈指针	堆栈指针指向堆栈顶端

不同的复位形式对单片机内部寄存器的影响是不同的。为保证复位后程序能正常执行, 了解寄存器在特定条件复位后的设置是非常重要的。下表即为不同方式复位后内部寄存器的状况。因为芯片有多种封装类型, 表格反应较大的封装的情况。

寄存器	上电复位	LVR 复位 (正常运行)	WDT 溢出 (正常运行)	WDT 溢出 (空闲 / 休眠)
IAR0	0000 0000	0000 0000	0000 0000	uuuu uuuu
MP0	0000 0000	0000 0000	0000 0000	uuuu uuuu
IAR1	0000 0000	0000 0000	0000 0000	uuuu uuuu
MP1L	0000 0000	0000 0000	0000 0000	uuuu uuuu
MP1H	0000 0000	0000 0000	0000 0000	uuuu uuuu
ACC	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu
PCL	0000 0000	0000 0000	0000 0000	0000 0000
TBLP	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu
TBLH	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu
TBHP	xxxx xxxx	uuuu uuuu	uuuu uuuu	uuuu uuuu
STATUS	xx00 xxxx	uuuu uuuu	uulu uuuu	uull uuuu
PBP	---- -000	---- -000	---- -000	---- -uuu
IAR2	0000 0000	0000 0000	0000 0000	uuuu uuuu
MP2L	0000 0000	0000 0000	0000 0000	uuuu uuuu
MP2H	0000 0000	0000 0000	0000 0000	uuuu uuuu
RSTFC	---- 0x00	---- uluu	---- uuuu	---- uuuu
SCC	000- -000	000- -000	000- -000	uuu- -uuu
HIRCC	---- 0001	---- 0001	---- 0001	---- uuuu
LXTC	---- -000	---- -000	---- -000	---- -uuu
PA	1111 1111	1111 1111	1111 1111	uuuu uuuu
PAC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PAPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PAWU	0000 0000	0000 0000	0000 0000	uuuu uuuu
LVRC	0110 0110	uuuu uuuu	0110 0110	uuuu uuuu
LVDC	0000 -000	0000 -000	0000 -000	uuuu -uuu
TLVRC	---- --01	---- --01	---- --01	---- --uu
MF10	0000 0000	0000 0000	0000 0000	uuuu uuuu
MF11	0000 0000	0000 0000	0000 0000	uuuu uuuu
MF12	-000 -000	-000 -000	-000 -000	-uuu -uuu
MF13	--00 --00	--00 --00	--00 --00	--uu --uu
WDTC	0101 0011	0101 0011	0101 0011	uuuu uuuu
INTEG0	0000 0000	0000 0000	0000 0000	uuuu uuuu
INTC0	-000 0000	-000 0000	-000 0000	-uuu uuuu

寄存器	上电复位	LVR 复位 (正常运行)	WDT 溢出 (正常运行)	WDT 溢出 (空闲/休眠)
INTC1	0000 0000	0000 0000	0000 0000	uuuu uuuu
INTC2	0000 0000	0000 0000	0000 0000	uuuu uuuu
INTC3	-000 -000	-000 -000	-000 -000	-uuu -uuu
PB	1111 1111	1111 1111	1111 1111	uuuu uuuu
PBC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PBPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PCC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PCPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PSCR	---- --00	---- --00	---- --00	---- --uu
TB0C	0--- -000	0--- -000	0--- -000	u--- -uuu
TB1C	0--- -000	0--- -000	0--- -000	u--- -uuu
RSTC	0101 0101	0101 0101	0101 0101	uuuu uuuu
INTEG1	---- 0000	---- 0000	---- 0000	---- uuuu
LVPUC	---- ---0	---- ---0	---- ---0	---- ---u
MPUC	0--- ---0	0--- ---0	0--- ---0	u--- ---u
EEAL	0000 0000	0000 0000	0000 0000	uuuu uuuu
EEAH	---0 0000	---0 0000	---0 0000	---u uuuu
EED	0000 0000	0000 0000	0000 0000	uuuu uuuu
PWRC	0--- -000	0--- -000	0--- -000	u--- -uuu
PGAC0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PGAC1	0000 000-	0000 000-	0000 000-	uuuu uuu-
PGACS	0000 0000	0000 0000	0000 0000	uuuu uuuu
ADRL	xxxx xxxx	xxxx xxxx	xxxx xxxx	uuuu uuuu
ADRM	xxxx xxxx	xxxx xxxx	xxxx xxxx	uuuu uuuu
ADRH	xxxx xxxx	xxxx xxxx	xxxx xxxx	uuuu uuuu
ADCR0	-000 0000	-000 0000	-000 0000	-uuu uuuu
ADCR1	0-00 0100	0-00 0100	0-00 0100	u-uu uuuu
ADCS	---0 0000	---0 0000	---0 0000	---u uuuu
CHOP	1010 0011	1010 0011	1010 0011	uuuu uuuu
IREFC	0--0 --00	0--0 --00	0--0 --00	u--u --uu
PVREF	0000 0000	0000 0000	0000 0000	uuuu uuuu
OPA1C	0000 0000	0000 0000	0000 0000	uuuu uuuu
AFEDA1C	---- --00	---- --00	---- --00	---- --uu
AFEDA1L	0000 ----	0000 ----	0000 ----	uuuu ----
AFEDA1H	0000 0000	0000 0000	0000 0000	uuuu uuuu
AFEDA2C	---- --00	---- --00	---- --00	---- --uu
AFEDA2L	0000 ----	0000 ----	0000 ----	uuuu ----
AFEDA2H	0000 0000	0000 0000	0000 0000	uuuu uuuu
SWC	0010 -000	0010 -000	0010 -000	uuuu -uuu
MDUWR0	xxxx xxxx	0000 0000	0000 0000	uuuu uuuu
MDUWR1	xxxx xxxx	0000 0000	0000 0000	uuuu uuuu
MDUWR2	xxxx xxxx	0000 0000	0000 0000	uuuu uuuu
MDUWR3	xxxx xxxx	0000 0000	0000 0000	uuuu uuuu
MDUWR4	xxxx xxxx	0000 0000	0000 0000	uuuu uuuu

寄存器	上电复位	LVR 复位 (正常运行)	WDT 溢出 (正常运行)	WDT 溢出 (空闲/休眠)
MDUWR5	xxxx xxxx	0000 0000	0000 0000	uuuu uuuu
MDUWCTRL	00-- ----	00-- ----	00-- ----	uu-- ----
ATMC0	0000 0--0	0000 0--0	0000 0--0	uuuu u--u
ATMC1	0000 0000	0000 0000	0000 0000	uuuu uuuu
ATMDL	0000 0000	0000 0000	0000 0000	uuuu uuuu
ATMDH	---- --00	---- --00	---- --00	---- --uu
ATMAL	0000 0000	0000 0000	0000 0000	uuuu uuuu
ATMAH	---- --00	---- --00	---- --00	---- --uu
ATMBL	0000 0000	0000 0000	0000 0000	uuuu uuuu
ATMBH	---- --00	---- --00	---- --00	---- --uu
ATMRP	0000 0000	0000 0000	0000 0000	uuuu uuuu
LCDC0	0--- 0000	0--- 0000	0--- 0000	u--- uuuu
LCDC1	000- 0000	000- 0000	000- 0000	uuu- uuuu
LCDC2	---- -000	---- -000	---- -000	---- -uuu
LCDCP	---- 0-00	---- 0-00	---- 0-00	---- u-uu
ORMC	0000 0000	0000 0000	0000 0000	uuuu uuuu
U0SR	0000 1011	0000 1011	0000 1011	uuuu uuuu
U0CR1	0000 00x0	0000 00x0	0000 00x0	uuuu uuuu
U0CR2	0000 0000	0000 0000	0000 0000	uuuu uuuu
U0CR3	---- ---0	---- ---0	---- ---0	---- ---u
BRDH0	0000 0000	0000 0000	0000 0000	uuuu uuuu
BRDL0	0000 0000	0000 0000	0000 0000	uuuu uuuu
UFCR0	--00 0000	--00 0000	--00 0000	--uu uuuu
TXR_RXR0	xxxx xxxx	xxxx xxxx	xxxx xxxx	uuuu uuuu
RxCNT0	0000 -000	0000 -000	0000 -000	uuuu -uuu
UI SR	0000 1011	0000 1011	0000 1011	uuuu uuuu
U1CR1	0000 00x0	0000 00x0	0000 00x0	uuuu uuuu
U1CR2	0000 0000	0000 0000	0000 0000	uuuu uuuu
U1CR3	---- ---0	---- ---0	---- ---0	---- ---u
BRDH1	0000 0000	0000 0000	0000 0000	uuuu uuuu
BRDL1	0000 0000	0000 0000	0000 0000	uuuu uuuu
UFCR1	--00 0000	--00 0000	--00 0000	--uu uuuu
TXR_RXR1	xxxx xxxx	xxxx xxxx	xxxx xxxx	uuuu uuuu
RxCNT1	0000 -000	0000 -000	0000 -000	uuuu -uuu
SIMC0	111- 0000	111- 0000	111- 0000	uuu- uuuu
SIMC1	1000 0001	1000 0001	1000 0001	uuuu uuuu
SIMD	xxxx xxxx	xxxx xxxx	xxxx xxxx	uuuu uuuu
SIMA/SIMC2	0000 0000	0000 0000	0000 0000	uuuu uuuu
SIMTOC	0000 0000	0000 0000	0000 0000	uuuu uuuu
SGC	00-- ----	00-- ----	00-- ----	uu-- ----
SGN	0000 0000	0000 0000	0000 0000	uuuu uuuu
SGDN	--00 0000	--00 0000	--00 0000	--uu uuuu
OPA3C	000- 0000	000- 0000	000- 0000	uuu- uuuu
OPA2C	0000 0000	0000 0000	0000 0000	uuuu uuuu
ASWAI0	0000 000-	0000 000-	0000 000-	uuuu uuu-

寄存器	上电复位	LVR 复位 (正常运行)	WDT 溢出 (正常运行)	WDT 溢出 (空闲/休眠)
ASWAI1	0000 000-	0000 000-	0000 000-	uuuu uu-
ASWAI2	0000 000-	0000 000-	0000 000-	uuuu uu-
ASWAI3	0000 000-	0000 000-	0000 000-	uuuu uu-
ASWAI4	0000 000-	0000 000-	0000 000-	uuuu uu-
ASWAI5	0000 0000	0000 0000	0000 0000	uuuu uuuu
ASWAI6	0000 0000	0000 0000	0000 0000	uuuu uuuu
ASWAI7	0000 0000	0000 0000	0000 0000	uuuu uuuu
ASWAI8	--00 0000	--00 0000	--00 0000	--uu uuuu
ASWAI9	--00 0000	--00 0000	--00 0000	--uu uuuu
ASWDAC	0--- 0000	0--- 0000	0--- 0000	u--- uuuu
EEC	0000 0000	0000 0000	0000 0000	uuuu uuuu
STMC0	0000 0---	0000 0---	0000 0---	uuuu u---
STMC1	0000 0000	0000 0000	0000 0000	uuuu uuuu
STMDL	0000 0000	0000 0000	0000 0000	uuuu uuuu
STMDH	0000 0000	0000 0000	0000 0000	uuuu uuuu
STMAL	0000 0000	0000 0000	0000 0000	uuuu uuuu
STMAH	0000 0000	0000 0000	0000 0000	uuuu uuuu
STM RP	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM0C0	0000 0---	0000 0---	0000 0---	uuuu u---
PTM0C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM0DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM0DH	---- --00	---- --00	---- --00	---- --uu
PTM0AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM0AH	---- --00	---- --00	---- --00	---- --uu
PTM0RPL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM0RPH	---- --00	---- --00	---- --00	---- --uu
PTM1C0	0000 0---	0000 0---	0000 0---	uuuu u---
PTM1C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM1DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM1DH	---- --00	---- --00	---- --00	---- --uu
PTM1AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM1AH	---- --00	---- --00	---- --00	---- --uu
PTM1RPL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PTM1RPH	---- --00	---- --00	---- --00	---- --uu
STKPTR	0--- 0000	0--- 0000	0--- 0000	u--- 0000
IECC	0000 0000	0000 0000	0000 0000	uuuu uuuu
PCRL	0000 0000	0000 0000	0000 0000	uuuu uuuu
PCRH	0000 0000	0000 0000	0000 0000	uuuu uuuu
CRCCR	---- 0000	---- 0000	---- 0000	---- uuuu
CRCIN	0000 0000	0000 0000	0000 0000	uuuu uuuu
CRCDL	0000 0000	0000 0000	0000 0000	uuuu uuuu
CRCDH	0000 0000	0000 0000	0000 0000	uuuu uuuu
PD	1111 1111	1111 1111	1111 1111	uuuu uuuu
PDC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PDP U	0000 0000	0000 0000	0000 0000	uuuu uuuu

寄存器	上电复位	LVR 复位 (正常运行)	WDT 溢出 (正常运行)	WDT 溢出 (空闲/休眠)
PE	1111 1111	1111 1111	1111 1111	uuuu uuuu
PEC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PEPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PF	1111 1111	1111 1111	1111 1111	uuuu uuuu
PFC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PFPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PG	---1 1111	---1 1111	---1 1111	---u uuuu
PGC	---1 1111	---1 1111	---1 1111	---u uuuu
PGPU	---0 0000	---0 0000	---0 0000	---u uuuu
FC0	0000 0000	0000 0000	0000 0000	uuuu uuuu
FC1	0000 0000	0000 0000	0000 0000	uuuu uuuu
FC2	---- --00	---- --00	---- --00	---- --uu
FARL	0000 0000	0000 0000	0000 0000	uuuu uuuu
FARH	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD0L	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD0H	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD1L	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD1H	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD2L	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD2H	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD3L	0000 0000	0000 0000	0000 0000	uuuu uuuu
FD3H	0000 0000	0000 0000	0000 0000	uuuu uuuu
IFS0	0000 0000	0000 0000	0000 0000	uuuu uuuu
IFS1	---- ---0	---- ---0	---- ---0	---- ---u
PAS0	0000 --00	0000 --00	0000 --00	uuuu --uu
PAS1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PBS0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PBS1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PCS0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PCS1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PDS0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PDS1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PES0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PES1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PFS0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PFS1	0000 0000	0000 0000	0000 0000	uuuu uuuu
PGS0	0000 0000	0000 0000	0000 0000	uuuu uuuu
PGS1	---- --00	---- --00	---- --00	---- --uu

注：“u”表示不改变
“x”表示未知
“-”表示未定义

输入 / 输出端口

Holtek 单片机的输入 / 输出控制具有很大的灵活性。大部分引脚可在用户程序控制下被设定为输入或输出。所有引脚的上拉电阻设置以及指定引脚的唤醒设置也都由软件控制，这些特性也使得此类单片机在广泛应用上都能符合开发的需求。

该单片机提供 PA~PG 双向输入 / 输出。这些寄存器在数据存储器有特定的地址。所有 I/O 口用于输入输出操作。作为输入操作，输入引脚无锁存功能，也就是说输入数据必须在执行“MOV A, [m]”，T2 的上升沿准备好，m 为端口地址。对于输出操作，所有数据都是被锁存的，且保持不变直到输出锁存被重写。

寄存器名称	位							
	7	6	5	4	3	2	1	0
PA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
PAC	PAC7	PAC6	PAC5	PAC4	PAC3	PAC2	PAC1	PAC0
PAPU	PAPU7	PAPU6	PAPU5	PAPU4	PAPU3	PAPU2	PAPU1	PAPU0
PAWU	PAWU7	PAWU6	PAWU5	PAWU4	PAWU3	PAWU2	PAWU1	PAWU0
PB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0
PBC	PBC7	PBC6	PBC5	PBC4	PBC3	PBC2	PBC1	PBC0
PBPU	PBPU7	PBPU6	PBPU5	PBPU4	PBPU3	PBPU2	PBPU1	PBPU0
PC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
PCC	PCC7	PCC6	PCC5	PCC4	PCC3	PCC2	PCC1	PCC0
PCPU	PCPU7	PCPU6	PCPU5	PCPU4	PCPU3	PCPU2	PCPU1	PCPU0
PD	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0
PDC	PDC7	PDC6	PDC5	PDC4	PDC3	PDC2	PDC1	PDC0
PDPU	PDPU7	PDPU6	PDPU5	PDPU4	PDPU3	PDPU2	PDPU1	PDPU0
PE	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0
PEC	PEC7	PEC6	PEC5	PEC4	PEC3	PEC2	PEC1	PEC0
PEPU	PEPU7	PEPU6	PEPU5	PEPU4	PEPU3	PEPU2	PEPU1	PEPU0
PF	PF7	PF6	PF5	PF4	PF3	PF2	PF1	PF0
PFC	PFC7	PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0
PFPU	PFPU7	PFPU6	PFPU5	PFPU4	PFPU3	PFPU2	PFPU1	PFPU0
PG	—	—	—	PG4	PG3	PG2	PG1	PG0
PGC	—	—	—	PGC4	PGC3	PGC2	PGC1	PGC0
PGPU	—	—	—	PGPU4	PGPU3	PGPU2	PGPU1	PGPU0

“—”：未定义，读为“0”

I/O 逻辑功能寄存器列表

上拉电阻

许多产品应用在端口处于输入状态时需要外加一个上拉电阻来实现上拉的功能。为了免去外部上拉电阻，当引脚规划为数字输入时，可由内部连接到一个上拉电阻。这些上拉电阻可通过相应的上拉控制 PxPU 和 LVPUC 寄存器来设置，它用一个 PMOS 晶体管来实现上拉电阻功能。PxPU 寄存器用于确定上拉功能是否使能，LVPUC 寄存器用于选择低电压应用的上拉电阻值。

需要注意的是，当 I/O 引脚设为数字输入或 NMOS 输出时，上拉功能才会受 PxPU 控制开启，其它状态下上拉功能不可用。

● PxPU 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PxPU7	PxPU6	PxPU5	PxPU4	PxPU3	PxPU2	PxPU1	PxPU0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

PxPUn: I/O Px 口上拉电阻控制位

- 0: 除能
- 1: 使能

PxPUn 位用于控制上拉电阻功能。这里的 x 可以是端口 A、B、C、D、E、F 或 G。但是，每个 I/O 端口实际有效位可能不同。

● LVPUC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	LVPU
R/W	—	—	—	—	—	—	—	R/W
POR	—	—	—	—	—	—	—	0

Bit 7~1 未定义，读为“0”

Bit 0 **LVPU:** 低电压上拉电阻控制位

- 0: 所有引脚上拉电阻为 60kΩ (典型值) @ 3V
- 1: 所有引脚上拉电阻为 15kΩ (典型值) @ 3V

该寄存器用于为低电压电源供电的应用选择上拉电阻值。应注意，LVPUC 寄存器中的 LVPU 位仅在通过置位相关上拉控制位使能相应引脚上拉功能后有效。上拉功能除能时此位选择无效。

PA 口唤醒

当使用暂停指令“HALT”迫使单片机进入休眠或空闲模式，单片机的系统时钟将会停止以降低功耗，此功能对于电池及低功耗应用很重要。唤醒单片机有很多种方法，其中之一就是使 PA 口的其中一个引脚从高电平转为低电平。这个功能特别适合于通过外部开关来唤醒的应用。PA 口的每个引脚可以通过设置 PAWU 寄存器来单独选择是否具有唤醒功能。

需要注意的是，只有当引脚被设置为通用型输入类型且单片机处于空闲 / 休眠模式时，唤醒功能才会受 PAWU 控制开启，其它状态下此唤醒功能不可用。

● PAWU 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PAWU7	PAWU6	PAWU5	PAWU4	PAWU3	PAWU2	PAWU1	PAWU0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **PAWU7~PAWU0:** PA7~PA0 唤醒功能控制位

- 0: 除能
- 1: 使能

输入 / 输出端口控制寄存器

每一个输入 / 输出端口都具有各自的控制寄存器，即 PAC~PGC，用来控制输入 / 输出状态。从而每个 I/O 引脚都可以通过软件控制，动态的设置为 CMOS 输出或输入。所有的 I/O 端口的引脚都各自对应于 I/O 端口控制的某一位。若 I/O 引脚要实现输入功能，则对应的控制寄存器的位需要设置为“1”。这时程序指令可以直接读取输入脚的逻辑状态。若控制寄存器相应的位被设定为“0”，则此

引脚被设置为 CMOS 输出。当引脚设置为输出状态时，程序指令读取的是输出端口寄存器的内容。注意，当 IECM 信号被设为“0”时，如果对输出口做读取动作时，程序读取到的是内部输出数据锁存器中的状态，而不是输出引脚上实际的逻辑状态。

● PxC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PxC7	PxC6	PxC5	PxC4	PxC3	PxC2	PxC1	PxC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	1	1	1	1	1	1	1	1

PxCn: I/O Px 口类型选择位

0: 输出

1: 输入

PxCn 位用于控制引脚类型。这里的 x 可以是端口 A、B、C、D、E、F 或 G。但是，每个 I/O 端口实际有效位可能不同。

引脚共用功能

引脚的多功能可以增加单片机应用的灵活性。有限的引脚个数将会限制设计者，而引脚的多功能将会解决很多此类问题。此外，这些引脚功能可以通过一系列寄存器进行设定。

引脚共用功能选择寄存器

封装中有限的引脚个数会对某些单片机功能造成影响。然而，引脚功能共用和引脚功能选择，使得小封装单片机具有更多不同的功能。单片机包含端口“x”输出功能选择寄存器“n”，记为 PxSn，和输入功能选择寄存器记为 IFSi，这些寄存器可以用来选择共用引脚的特定功能。

要注意的最重要一点是，确保所需的引脚共用功能被正确地选择和取消。对于大部分共用功能，要选择所需的引脚共用功能，首先应通过相应的引脚共用控制寄存器正确地选择该功能，然后再配置相应的外围功能设置以使能外围功能。但是，在设置相关引脚控制位域时，一些数字输入引脚如 INTn、xTCKn、xTPnI 等，与对应的通用 I/O 口共用同一个引脚共用设置选项。要选择这些引脚功能，除了上述的必要的引脚共用控制和外围功能设置外，还必须将其对应的端口控制寄存器位设置为输入。要正确地取消引脚共用功能，首先应除能外围功能，然后再修改相应的引脚共用控制寄存器以选择其它的共用功能。

寄存器名称	位							
	7	6	5	4	3	2	1	0
IFS0	SCSBPS1	SCSBPS0	SDISDAPS1	SDISDAPS0	SCKSCLPS1	SCKSCLPS0	STCKPS	PTP1IPS
IFS1	—	—	—	—	—	—	—	RX1TX1PS
PAS0	PAS07	PAS06	PAS05	PAS04	—	—	PAS01	PAS00
PAS1	PAS17	PAS16	PAS15	PAS14	PAS13	PAS12	PAS11	PAS10
PBS0	PBS07	PBS06	PBS05	PBS04	PBS03	PBS02	PBS01	PBS00
PBS1	PBS17	PBS16	PBS15	PBS14	PBS13	PBS12	PBS11	PBS10
PCS0	PCS07	PCS06	PCS05	PCS04	PCS03	PCS02	PCS01	PCS00
PCS1	PCS17	PCS16	PCS15	PCS14	PCS13	PCS12	PCS11	PCS10
PDS0	PDS07	PDS06	PDS05	PDS04	PDS03	PDS02	PDS01	PDS00
PDS1	PDS17	PDS16	PDS15	PDS14	PDS13	PDS12	PDS11	PDS10
PES0	PES07	PES06	PES05	PES04	PES03	PES02	PES01	PES00
PES1	PES17	PES16	PES15	PES14	PES13	PES12	PES11	PES10

寄存器名称	位							
	7	6	5	4	3	2	1	0
PFS0	PFS07	PFS06	PFS05	PFS04	PFS03	PFS02	PFS01	PFS00
PFS1	PFS17	PFS16	PFS15	PFS14	PFS13	PFS12	PFS11	PFS10
PGS0	PGS07	PGS06	PGS05	PGS04	PGS03	PGS02	PGS01	PGS00
PGS1	—	—	—	—	—	—	PGS11	PGS10

引脚共用功能选择寄存器列表

• IFS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SCSBPS1	SCSBPS0	SDISDAPS1	SDISDAPS0	SCKSCLPS1	SCKSCLPS0	STCKPS	PTP1IPS
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

 Bit 7~6 **SCSBPS1~SCSBPS0**: $\overline{\text{SCS}}$ 输入源引脚选择

 00: PB2
 01: PA5
 10: PC4
 11: PB2

 Bit 5~4 **SDISDAPS1~SDISDAPS0**: SDI/SDA 输入源引脚选择

 00: PD5
 01: PA7
 10: PC6
 11: PD5

 Bit 3~2 **SCKSCLPS1~SCKSCLPS0**: SCK/SCL 输入源引脚选择

 00: PB3
 01: PA6
 10: PC5
 11: PB3

 Bit 1 **STCKPS**: STCK 输入源引脚选择

 0: PA1
 1: PA6

 Bit 0 **PTP1IPS**: PTP1I 输入源引脚选择

 0: PA3
 1: PC2

• IFS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	RX1TX1PS
R/W	—	—	—	—	—	—	—	R/W
POR	—	—	—	—	—	—	—	0

Bit 7~1 未定义，读为“0”

 Bit 0 **RX1TX1PS**: RX1/TX1 输入源引脚选择

 0: PC6
 1: PA5

● PAS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PAS07	PAS06	PAS05	PAS04	—	—	PAS01	PAS00
R/W	R/W	R/W	R/W	R/W	—	—	R/W	R/W
POR	0	0	0	0	—	—	0	0

- Bit 7~6 **PAS07~PAS06:** PA3 引脚共用功能选择
 00: PA3/PTP1I
 01: PTP1
 10: PA3/PTP1I
 11: AN5
- Bit 5~4 **PAS05~PAS04:** PA2 引脚共用功能选择
 00: PA2/PTCK0
 01: PA2/PTCK0
 10: PA2/PTCK0
 11: XT2
- Bit 3~2 未定义, 读为“0”
- Bit 1~0 **PAS01~PAS00:** PA0 引脚共用功能选择
 00: PA0/PTP0I
 01: PA0/PTP0I
 10: PA0/PTP0I
 11: XT1

● PAS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PAS17	PAS16	PAS15	PAS14	PAS13	PAS12	PAS11	PAS10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PAS17~PAS16:** PA7 引脚共用功能选择
 00: PA7/ATCK
 01: SDI/SDA
 10: PA7/ATCK
 11: SEG30
- Bit 5~4 **PAS15~PAS14:** PA6 引脚共用功能选择
 00: PA6/STCK
 01: SCK/SCL
 10: PA6/STCK
 11: SEG31
- Bit 3~2 **PAS13~PAS12:** PA5 引脚共用功能选择
 00: PA5/STPI
 01: SCS
 10: RX1/TX1
 11: SEG32
- Bit 1~0 **PAS11~PAS10:** PA4 引脚共用功能选择
 00: PA4
 01: SDO
 10: TX1
 11: PA4

● **PBS0 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	PBS07	PBS06	PBS05	PBS04	PBS03	PBS02	PBS01	PBS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PBS07~PBS06:** PB3 引脚共用功能选择
 00: PB3/INT3
 01: SCK/SCL
 10: PB3/INT3
 11: SEG26
- Bit 5~4 **PBS05~PBS04:** PB2 引脚共用功能选择
 00: PB2/INT2
 01: STP
 10: SCS
 11: SEG27
- Bit 3~2 **PBS03~PBS02:** PB1 引脚共用功能选择
 00: PB1/INT1
 01: STPB
 10: PB1/INT1
 11: SEG28
- Bit 1~0 **PBS01~PBS00:** PB0 引脚共用功能选择
 00: PB0
 01: PB0
 10: PB0
 11: SEG29

● **PBS1 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	PBS17	PBS16	PBS15	PBS14	PBS13	PBS12	PBS11	PBS10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PBS17~PBS16:** PB7 引脚共用功能选择
 00: PB7
 01: PB7
 10: PB7
 11: SEG39
- Bit 5~4 **PBS15~PBS14:** PB6 引脚共用功能选择
 00: PB6
 01: PB6
 10: PB6
 11: SEG38
- Bit 3~2 **PBS13~PBS12:** PB5 引脚共用功能选择
 00: PB5
 01: PB5
 10: PB5
 11: SEG37
- Bit 1~0 **PBS11~PBS10:** PB4 引脚共用功能选择
 00: PB4
 01: PB4
 10: PB4
 11: SEG36

● PCS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PCS07	PCS06	PCS05	PCS04	PCS03	PCS02	PCS01	PCS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PCS07~PCS06:** PC3 引脚共用功能选择
 00: PC3/PTCK1
 01: PTP0
 10: PC3/PTCK1
 11: PC3/PTCK1
- Bit 5~4 **PCS05~PCS04:** PC2 引脚共用功能选择
 00: PC2/INT5/PTP1I
 01: PTP1
 10: PC2/INT5/PTP1I
 11: PC2/INT5/PTP1I
- Bit 3~2 **PCS03~PCS02:** PC1 引脚共用功能选择
 00: PC1
 01: PC1
 10: PC1
 11: AN0
- Bit 1~0 **PCS01~PCS00:** PC0 引脚共用功能选择
 00: PC0
 01: PC0
 10: PC0
 11: AN1

● PCS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PCS17	PCS16	PCS15	PCS14	PCS13	PCS12	PCS11	PCS10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PCS17~PCS16:** PC7 引脚共用功能选择
 00: PC7
 01: SDO
 10: TX1
 11: PC7
- Bit 5~4 **PCS15~PCS14:** PC6 引脚共用功能选择
 00: PC6
 01: SDI/SDA
 10: RX1/TX1
 11: PC6
- Bit 3~2 **PCS13~PCS12:** PC5 引脚共用功能选择
 00: PC5
 01: SCK/SCL
 10: PC5
 11: PC5
- Bit 1~0 **PCS11~PCS10:** PC4 引脚共用功能选择
 00: PC4
 01: \overline{SCS}
 10: PC4
 11: PC4

● PDS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PDS07	PDS06	PDS05	PDS04	PDS03	PDS02	PDS01	PDS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PDS07~PDS06:** PD3 引脚共用功能选择
 00: PD3
 01: PD3
 10: COM7
 11: SEG3
- Bit 5~4 **PDS05~PDS04:** PD2 引脚共用功能选择
 00: PD2
 01: PD2
 10: COM6
 11: SEG2
- Bit 3~2 **PDS03~PDS02:** PD1 引脚共用功能选择
 00: PD1
 01: PD1
 10: COM5
 11: SEG1
- Bit 1~0 **PDS01~PDS00:** PD0 引脚共用功能选择
 00: PD0
 01: PD0
 10: COM4
 11: SEG0

● PDS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PDS17	PDS16	PDS15	PDS14	PDS13	PDS12	PDS11	PDS10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PDS17~PDS16:** PD7 引脚共用功能选择
 00: PD7
 01: PD7
 10: PD7
 11: AN4
- Bit 5~4 **PDS15~PDS14:** PD6 引脚共用功能选择
 00: PD6/INT4
 01: PTP0B
 10: PD6/INT4
 11: PD6/INT4
- Bit 3~2 **PDS13~PDS12:** PD5 引脚共用功能选择
 00: PD5
 01: SDI/SDA
 10: RX0/TX0
 11: SEG25
- Bit 1~0 **PDS11~PDS10:** PD4 引脚共用功能选择
 00: PD4
 01: SDO
 10: TX0
 11: SEG24

● PES0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PES07	PES06	PES05	PES04	PES03	PES02	PES01	PES00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PES07~PES06:** PE3 引脚共用功能选择
 00: PE3
 01: PE3
 10: PE3
 11: SEG19
- Bit 5~4 **PES05~PES04:** PE2 引脚共用功能选择
 00: PE2
 01: PE2
 10: PE2
 11: SEG18
- Bit 3~2 **PES03~PES02:** PE1 引脚共用功能选择
 00: PE1
 01: PE1
 10: PE1
 11: SEG17
- Bit 1~0 **PES01~PES00:** PE0 引脚共用功能选择
 00: PE0
 01: PE0
 10: PE0
 11: SEG16

● PES1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PES17	PES16	PES15	PES14	PES13	PES12	PES11	PES10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PES17~PES16:** PE7 引脚共用功能选择
 00: PE7
 01: PE7
 10: PE7
 11: SEG23
- Bit 5~4 **PES15~PES14:** PE6 引脚共用功能选择
 00: PE6
 01: PE6
 10: PE6
 11: SEG22
- Bit 3~2 **PES13~PES12:** PE5 引脚共用功能选择
 00: PE5
 01: PE5
 10: PE5
 11: SEG21
- Bit 1~0 **PES11~PES10:** PE4 引脚共用功能选择
 00: PE4
 01: PE4
 10: PE4
 11: SEG20

• PFS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PFS07	PFS06	PFS05	PFS04	PFS03	PFS02	PFS01	PFS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PFS07~PFS06:** PF3 引脚共用功能选择
 00: PF3
 01: PF3
 10: PF3
 11: SEG11
- Bit 5~4 **PFS05~PFS04:** PF2 引脚共用功能选择
 00: PF2
 01: PF2
 10: PF2
 11: SEG10
- Bit 3~2 **PFS03~PFS02:** PF1 引脚共用功能选择
 00: PF1
 01: PF1
 10: PF1
 11: SEG9
- Bit 1~0 **PFS01~PFS00:** PF0 引脚共用功能选择
 00: PF0
 01: PF0
 10: PF0
 11: SEG8

• PFS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PFS17	PFS16	PFS15	PFS14	PFS13	PFS12	PFS11	PFS10
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PFS17~PFS16:** PF7 引脚共用功能选择
 00: PF7
 01: PF7
 10: PF7
 11: SEG15
- Bit 5~4 **PFS15~PFS14:** PF6 引脚共用功能选择
 00: PF6
 01: PF6
 10: PF6
 11: SEG14
- Bit 3~2 **PFS13~PFS12:** PF5 引脚共用功能选择
 00: PF5
 01: PF5
 10: PF5
 11: SEG13
- Bit 1~0 **PFS11~PFS10:** PF4 引脚共用功能选择
 00: PF4
 01: PF4
 10: PF4
 11: SEG12

● PGS0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PGS07	PGS06	PGS05	PGS04	PGS03	PGS02	PGS01	PGS00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~6 **PGS07~PGS06:** PG3 引脚共用功能选择
 00: PG3
 01: ATP/ATP_PWM1
 10: PG3
 11: AN3
- Bit 5~4 **PGS05~PGS04:** PG2 引脚共用功能选择
 00: PG2
 01: PG2
 10: PG2
 11: SEG35
- Bit 3~2 **PGS03~PGS02:** PG1 引脚共用功能选择
 00: PG1
 01: PG1
 10: PG1
 11: SEG34
- Bit 1~0 **PGS01~PGS00:** PG0 引脚共用功能选择
 00: PG0
 01: PG0
 10: PG0
 11: SEG33


● PGS1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	PGS11	PGS10
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

- Bit 7~2 未定义，读为“0”
- Bit 1~0 **PGS11~PGS10:** PG4 引脚共用功能选择
 00: PG4
 01: ATPB/ATP_PWM2
 10: PG4
 11: AN2

输入 / 输出引脚结构

下图为输入 / 输出引脚逻辑功能的内部结构图。输入 / 输出引脚的准确逻辑结构图可能与此图不同，这里只是为了方便对 I/O 引脚逻辑功能的理解提供一个参考。由于存在诸多的引脚共用结构，在此不方便提供所有类型引脚功能结构图。



读端口功能

读端口功能用于读取 I/O 引脚的数据。该功能专为 I/O 功能和 A/D 通道上的 IEC 60730 自检测测试而设计。I/O 功能和 A/D 通道自检完成后，必须立刻关闭读端口功能。在 I/O 功能和 A/D 通道自检之外的其他情况下，强烈建议除能读端口功能，以免影响其他外设功能，造成不可预期的后果。

寄存器 IECC 用于控制读端口功能。若向寄存器 IECC 写入一个特定的数据模式“11001010”，内部信号 IECM 将被置高以使能读端口功能。读端口功能使能后，数据读取路径来自 I/O 引脚。执行读端口指令“mov a, Px”，相应引脚上的值将被传至累加器 ACC，其中“x”代表相应的 I/O 端口名称。若向 IECC 寄存器写入除 11001010 以外的其它值，内部信号 IECM 将被清零，除能读端口功能且数据读取路径来自数据锁存器或 I/O 引脚。若此功能除能，引脚将作为所选中的共用引脚功能进行正常操作。

● IECC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	IECS7	IECS6	IECS5	IECS4	IECS3	IECS2	IECS1	IECS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **IECS7~IECS0:** 读端口功能使能控制 bit 7 ~ bit 0

11001010: IECM=1 – 读端口功能使能


其它值: IECM=0 – 读端口功能除能

读端口功能 端口控制寄存器位 - PxC.n	除能		使能	
	1	0	1	0
I/O 功能	引脚值	数据锁存值	引脚值	
A/D 功能	0			

注：上方表格所呈现的值为执行了“mov a, Px”指令后 ACC 寄存器中的内容，其中“x”表示相关的端口名称。

读端口模式的另一个功能是检查 A/D 通道。当读端口功能除能，若相应的选择位没有选中 A/D 输入引脚功能，则从外部引脚到内部模拟输入的 A/D 通道将会被关闭。对于带 A/D 转换通道的单片机，通过适当配置 A/D 控制寄存器中的外部模拟输入通道选择位并选中相应的模拟输入引脚功能，所需的 A/D 转换通道将被开启。而读端口模式的功能则是强制开启 A/D 通道。如下图举例示意，无论 AN0 是否选择作为模拟输入引脚使用，只要读端口功能使能，AN0 模拟输入通道都将开启。通过这种方式，AN0 模拟输入路径可与其共用引脚上的数字输出内部连接，然后在无外接模拟输入电压的情况下对相应的数字数据进行转换，从而实现 AN0 模拟输入通道检测。

注意，当使用读端口功能检查 A/D 路径时，A/D 转换器参考电压需等于 I/O 电源电压。



A/D 通道输入路径内部连接

编程注意事项

在编程中，最先要考虑的是端口的初始化。复位之后，所有的输入 / 输出数据及端口控制寄存器都将被设为逻辑高。所有输入 / 输出引脚默认为输入状态，而其电平则取决于其它相连接电路以及是否选择了上拉电阻。如果端口控制寄存器将某些引脚设定为输出状态，这些输出引脚会有初始高电平输出，除非端口数据寄存器在程序中被预先设定。设置哪些引脚是输入及哪些引脚是输出，可通过设置正确的值到对应的端口控制寄存器，或使用指令“SET [m].i”及“CLR [m].i”来设定端口控制寄存器中个别的位。注意，当使用这些位控制指令时，系统即将产生一个读 - 修改 - 写的操作。单片机需要先读入整个端口上的数据，修改个别的位，然后重新把这些数据写入到输出端口。

PA 口的每个引脚都带唤醒功能。单片机处于休眠或空闲模式时，有很多方法可以唤醒单片机，其中之一就是通过 PA 任一引脚电平从高到低转换的方式，可以设置 PA 口一个或多个引脚具有唤醒功能。

定时器模块 – TM

控制和测量时间在任何单片机中都是一个很重要的部分。该单片机提供几个定时器模块 (简称 TM)，来实现和时间有关的功能。定时器模块是包括多种操作的定时单元，提供的操作有：定时 / 事件计数器，捕捉输入，比较匹配输出，单脉冲输出以及 PWM 输出等功能。每个定时器模块有两个或三个独立中断。每个 TM 外加的输入输出引脚，扩大了定时器的灵活性，便于用户使用。

这里只介绍各种 TM 的共性，更多详细资料请参考标准型、周期型和音频型定时器章节。

简介

该单片机包含多个 TM，每个 TM 可被划分为一个特定的类型，即标准型 TM、周期型 TM 或音频型 TM。虽然性质相似，但不同 TM 特性复杂度不同。本章介绍标准型、周期型或音频型 TM 的共性，更多详细资料分别见后面各章。三种类型 TM 的特性和区别见下表。

TM 功能	STM	PTM	ATM
定时 / 计数器	√	√	√
捕捉输入	√	√	—
比较匹配输出	√	√	√
PWM 输出	√	√	√
单脉冲输出	√	√	—
PWM 对齐方式	边沿对齐	边沿对齐	边沿对齐
PWM 调节周期 & 占空比	占空比或周期	占空比或周期	占空比或周期

TM 功能概要

TM 操作

不同类型的 TM 提供从简单的定时操作到 PWM 信号产生等多种功能。理解 TM 操作的关键是比较 TM 内独立运行的计数器的值与内部比较器的预置值。当计数器的值与比较器的预置值相同时，则比较匹配，TM 中断信号产生，清零计数器并改变 TM 输出引脚的状态。用户选择内部时钟或外部时钟来驱动内部 TM 计数器。

TM 时钟源

驱动 TM 计数器的时钟源很多。通过设置 xTMn 控制寄存器的 xTnCK2~xTnCK0 位，选择所需的时钟源，其中 x 代表 S 或 P 或 A 型 TM，n 代表具体 TM 编号。由于该单片机只包含一个 STM 和一个 ATM，STM 和 ATM 相关的引脚、寄存器和控制位都不带编号。该时钟源来自系统时钟 f_{SYS} 的分频比或内部高速时钟 f_H 或 f_{SUB} 时钟源或外部 xTCKn 引脚。xTCKn 引脚时钟源用于允许外部信号作为 TM 时钟源或用于事件计数。

TM 中断

每个标准型或周期型 TM 都有两个内部中断，分别是内部比较器 A 或比较器 P，当比较匹配发生时产生 TM 中断。音频型 TM 包含三个内部比较器，即内部比较器 A、比较器 B 和比较器 P，当比较匹配发生时，可产生中断，因此 ATM 有三个内部中断。当 TM 中断产生时，计数器清零并改变 TM 输出引脚的状态。

TM 外部引脚

无论哪种类型的 TM，都有一个 TM 输入引脚 $xTCK_n$ ，而标准型和周期型 TM 还有一个输入引脚 $xTPnI$ 。 xTM_n 输入引脚 $xTCK_n$ 作为 xTM_n 时钟源输入脚，通过设置 $xTMnC0$ 寄存器中的 $xTnCK2 \sim xTnCK0$ 位进行选择。外部时钟源可通过该引脚来驱动内部 TM。 $xTCK_n$ 引脚可选择上升沿有效或下降沿有效。 $xTCK_n$ 引脚还可用作 STM 或 PTM_n 单脉冲输出模式的外部触发引脚。


STM 和 PTM_n 另一种输入引脚 $xTPnI$ 作为捕捉输入脚，其有效边沿有上升沿、下降沿和双沿，通过设置 $xTMnC1$ 寄存器中的 $xTnIO1 \sim xTnIO0$ 位来选择有效边沿类型。此外， $PTCK_n$ 引脚也可以用作 PTM_n 捕捉输入模式的外部触发引脚。

每个 TM 都有一个或两个输出引脚 $xTPn$ 和 $xTPnB$ 。当 TM 工作在比较匹配输出模式且比较匹配发生时， $xTPn$ 引脚会由 TM 控制切换到高电平或低电平或翻转。 $xTPnB$ 是 $xTPn$ 输出的反相信号。外部输出引脚也被 TM 用来产生 PWM 输出波形。


当 TM 输入和输出引脚与其它功能共用时，TM 输入和输出功能需要事先通过相关引脚共用功能选择寄存器先被设置。更多引脚共用功能选择详见引脚共用功能章节。

STM		PTM		ATM	
输入	输出	输入	输出	输入	输出
STCK, STPI	STP, STPB	PTCK0, PTP0I PTCK1, PTP1I	PTP0, PTP0B PTP1	ATCK	ATP/ATP_PWM1 ATPB/ATP_PWM2


TM 外部引脚



STM 功能引脚框图



PTM_n 功能引脚框图 ($n=0 \sim 1$)




ATM 功能引脚框图

编程注意事项

TM 计数寄存器和捕捉 / 比较寄存器 CCRA、CCRB 和 CCRP，含有低字节和高字节结构。高字节可直接访问，低字节则仅能通过一个内部 8-bit 的缓存器进行访问。值得注意的是，8-bit 缓存器的存取数据及相关低字节的读写操作仅在其相应的高字节读写操作发生时发生。

CCRA、CCRB 和 CCRP 寄存器访问方式如下图所示，读写这些成对的寄存器需通过特殊的方式。建议使用“MOV”指令按照以下步骤访问 CCRA、CCRB 和 CCRP 低字节寄存器，即 xTMnAL、ATMBL 和 PTMnRPL，否则可能导致无法预期的结果。




读写流程如下步骤所示：

- 写数据至 CCRA、CCRB 或 CCRP
 - ◆ 步骤 1. 写数据至低字节寄存器 xTMnAL、ATMBL 或 PTMnRPL
 - 注意，此时数据仅写入 8-bit 缓存器。
 - ◆ 步骤 2. 写数据至高字节寄存器 xTMnAH、ATMBH 或 PTMnRPH
 - 注意，此时数据直接写入高字节寄存器，同时锁存在 8-bit 缓存器中的数据写入低字节寄存器。
- 从计数器寄存器、CCRA、CCRB 或 CCRP 中读取数据
 - ◆ 步骤 1. 从高字节寄存器 xTMnDH、xTMnAH、ATMBH 或 PTMnRPH 读取数据
 - 注意，此时高字节寄存器中的数据直接读取，同时由低字节寄存器读取的数据锁存至 8-bit 缓存器中。

- ◆ 步骤 2. 从低字节寄存器 xTMnDL、xTMnAL、ATMBL 或 PTMnRPL 读取数据
 - 注意，此时读取 8-bit 缓存器中的数据。

标准型 TM – STM

标准型 TM 包括 5 种工作模式，即比较匹配输出、定时 / 事件计数器、捕捉输入、单脉冲输出和 PWM 输出模式。标准型 TM 由两个外部输入脚控制并驱动两个外部输出脚。



注：STM 外部引脚与其它功能共用引脚，因此在使用 STM 功能前，应合理设置相关引脚共用功能选择寄存器以选择所需的 STM 引脚功能。对于 STCK 和 STPI 输入引脚还需设置相应的端口控制寄存器，将该引脚设置为输入口。

16-bit 标准型 TM 方框图

标准型 TM 操作

标准型 TM 核心是一个由用户选择的内部或外部时钟源驱动的 16 位向上计数器，它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRP 和 CCRA 寄存器中的值进行比较。CCRP 是 8 位宽度，与计数器的高 8 位比较；而 CCRA 是 16 位的，与计数器的所有位比较。

通过应用程序改变 16 位计数器值的唯一方法是使 STON 位发生上升沿跳变清除计数器。此外，计数器溢出或比较匹配也会自动清除计数器。上述条件发生时，通常情况会产生 STM 中断信号。标准型 TM 可工作在不同的模式，可由包括来自输入脚的不同时钟源驱动，也可以控制两个输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

标准型 TM 寄存器介绍

标准型 TM 的所有操作由一系列寄存器控制。一对只读寄存器用来存放 16 位计数器的值，一对读 / 写寄存器存放 16 位 CCRA 的值，STM RP 寄存器存放 8 位 CCRP 的值，剩下两个控制寄存器设置不同的操作和控制模式。

寄存器名称	位							
	7	6	5	4	3	2	1	0
STMC0	STPAU	STCK2	STCK1	STCK0	STON	—	—	—
STMC1	STM1	STM0	STIO1	STIO0	STOC	STPOL	STDPX	STCCLR
STMDL	D7	D6	D5	D4	D3	D2	D1	D0
STMDH	D15	D14	D13	D12	D11	D10	D9	D8
STMAL	D7	D6	D5	D4	D3	D2	D1	D0
STMAH	D15	D14	D13	D12	D11	D10	D9	D8
STMRP	D7	D6	D5	D4	D3	D2	D1	D0

16-bit 标准型 TM 寄存器列表

• STMC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	STPAU	STCK2	STCK1	STCK0	STON	—	—	—
R/W	R/W	R/W	R/W	R/W	R/W	—	—	—
POR	0	0	0	0	0	—	—	—

Bit 7 STPAU: STM 计数器暂停控制位

- 0: 运行
- 1: 暂停

通过设置此位为高可使计数器暂停，清零此位恢复正常计数器操作。当处于暂停条件时，STM 保持上电状态并继续耗电。当此位由低到高转换时，计数器将保留其当前计数值，直到此位再次改变为低电平，并从此值开始继续计数。

Bit 6~4 STCK2~STCK0: STM 计数时钟选择位

- 000: $f_{SYS}/4$
- 001: f_{SYS}
- 010: $f_H/16$
- 011: $f_H/64$
- 100: f_{SUB}
- 101: f_{SUB}
- 110: STCK 上升沿时钟
- 111: STCK 下降沿时钟

此三位用于选择 STM 的时钟源。外部引脚时钟源能被选择在上升沿或下降沿有效。 f_{SYS} 是系统时钟， f_H 和 f_{SUB} 是其它的内部时钟源，细节方面请参考工作模式和系统时钟章节。

Bit 3 STON: STM 计数器 On/Off 控制位

- 0: Off
- 1: On

此位控制 STM 的总开关功能。设置此位为高则使能计数器使其运行，清零此位则除能 STM。清零此位将停止计数器并关闭 STM 减少耗电。当此位经由低到高转换时，内部计数器将复位清零；当此位经由高到低转换时，内部计数器将保持其当前计数值，直到此位再次改变为高电平。

若 STM 处于比较匹配输出模式、PWM 输出模式或单脉冲输出模式，当 STON 位经由低到高转换时，STM 输出脚将复位至 STOC 位指定的初始值。

Bit 2~0 未定义，读为“0”

● **STMC1 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	STM1	STM0	STIO1	STIO0	STOC	STPOL	STDPX	STCCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 **STM1~STM0:** STM 工作模式选择位

- 00: 比较匹配输出模式
- 01: 捕捉输入模式
- 10: PWM 输出模式或单脉冲输出模式
- 11: 定时 / 计数器模式

这两位设置 STM 需要的工作模式。为了确保操作可靠, STM 应在 STM1 和 STM0 位有任何改变前先关掉。在定时 / 计数器模式, STM 输出脚状态为未定义。

Bit 5~4 **STIO1~STIO0:** STM 外部引脚功能选择位

比较匹配输出模式

- 00: 无变化
- 01: 输出低
- 10: 输出高
- 11: 输出翻转

PWM 输出模式 / 单脉冲输出模式

- 00: PWM 输出无效状态
- 01: PWM 输出有效状态
- 10: PWM 输出
- 11: 单脉冲输出

捕捉输入模式

- 00: 在 STPI 上升沿输入捕捉
- 01: 在 STPI 下降沿输入捕捉
- 10: 在 STPI 双沿输入捕捉
- 11: 输入捕捉除能

定时 / 计数器模式
未使用

此两位用于决定在一定条件达到时 STM 外部引脚如何改变状态。这两位值的选择取决于 STM 运行在何种模式下。

在比较匹配输出模式下, STIO1 和 STIO0 位决定当从比较器 A 比较匹配输出发生时 STM 输出脚如何改变状态。当从比较器 A 比较匹配输出发生时 STM 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时, 这个输出将不会改变。STM 输出脚的初始值通过 STMC1 寄存器的 STOC 位设置取得。注意, 由 STIO1 和 STIO0 位得到的输出电平必须与通过 STOC 位设置的初始值不同, 否则当比较匹配发生时, STM 输出脚将不会发生变化。在 STM 输出脚改变状态后, 通过 STON 位由低到高电平的转换复位至初始值。

在 PWM 输出模式, STIO1 和 STIO0 用于决定比较匹配条件发生时怎样改变 STM 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。需注意, 只能在 STM 关闭后才能更改 STIO1 和 STIO0 位的值。若在 STM 运行时改变 STIO1 和 STIO0 的值, PWM 输出的值是无法预料的。

Bit 3 **STOC:** STM STP 输出控制位

比较匹配输出模式

- 0: 初始低
- 1: 初始高

PWM 输出模式 / 单脉冲输出模式

- 0: 低有效
- 1: 高有效

这是 STM 输出脚输出控制位。它取决于 STM 此时正运行于比较匹配输出模式还是 PWM 输出模式 / 单脉冲输出模式。若 STM 处于定时 / 计数器模式, 则其无效。在比较匹配输出模式时, 其决定比较匹配发生前 STM 输出脚的逻辑电平值。在 PWM 输出模式时, 其决定 PWM 信号是高有效还是低有效。在单脉冲输出

- 出模式，其决定 STON 位由低变高时 STM 输出脚的逻辑电平。
- Bit 2 **STPOL:** STM STP 输出极性控制位
 0: 同相
 1: 反相
 此位控制 STP 输出脚的极性。此位为高时 STM 输出脚反相，为低时 STM 输出脚同相。若 STM 处于定时 / 计数器模式时其无效。
- Bit 1 **STDPX:** STM PWM 周期 / 占空比控制位
 0: CCRP – 周期; CCRA – 占空比
 1: CCRP – 占空比; CCRA – 周期
 此位决定 CCRA 与 CCRP 寄存器哪个用于 PWM 波形的周期控制、哪个用于占空比控制。
- Bit 0 **STCCLR:** 选择 STM 计数器清零条件位
 0: STM 比较器 P 匹配
 1: STM 比较器 A 匹配
 此位用于选择清除计数器的方法。标准型 STM 包括两个比较器 - 比较器 A 和比较器 P。这两个比较器每个都可以用作清除内部计数器。STCCLR 位设为高，计数器在比较器 A 比较匹配发生时被清除；此位设为低，计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。STCCLR 位在 PWM 输出模式、单脉冲输出模式或捕捉输入模式时未使用。

● **STMDL 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0:** STM 计数器低字节寄存器 bit 7~bit 0
 STM 16-bit 计数器 bit 7~bit 0

● **STMDH 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8:** STM 计数器高字节寄存器 bit 7~bit 0
 STM 16-bit 计数器 bit 15~bit 8

● **STMAL 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0:** STM CCRA 低字节寄存器 bit 7~bit 0
 STM 16-bit CCRA bit 7~bit 0

● **STMAH 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8**: STM CCRA 高字节寄存器 bit 7~bit 0
STM 16-bit CCRA bit 15~bit 8

● **STMRP 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: STM CCRP 8-bit 寄存器，与 STM 计数器 bit 15~bit 8 比较
比较器 P 匹配周期

0: 65536 个 STM 时钟周期

1~255: $(1\sim255) \times 256$ 个 STM 时钟周期

此八位设定内部 CCRP 8-bit 寄存器的值，然后与内部计数器的高八位进行比较。如果 STCCLR 位设为 0 时，此比较结果可用于清除内部计数器。STCCLR 位为低，CCRP 比较匹配结果将重置内部计数器。由于 CCRP 只与计数器高八位比较，比较结果是 256 时钟周期的倍数。CCRP 被清零时，实际上会使得计数器在最大值溢出。

标准型 TM 工作模式

标准型 TM 有五种工作模式，即比较匹配输出模式，PWM 输出模式，单脉冲输出模式，捕捉输入模式或定时 / 计数器模式。通过设置 STMC1 寄存器的 STM1 和 STM0 位选择任意模式。


比较匹配输出模式

为使 STM 工作在此模式，STMC1 寄存器中的 STM1 和 STM0 位需要设置为“00”。当工作在该模式，一旦计数器使能并开始计数，有三种方法来清零，分别是：计数器溢出，比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 STCCLR 位为低，有两种方法清除计数器。一种是比较器 P 比较匹配发生，另一种是 CCRP 所有位设置为零并使得计数器溢出。此时，比较器 A 和比较器 P 的请求标志位 STMAF 和 STMPF 将分别置位。

如果 STMC1 寄存器的 STCCLR 位设置为高，当比较器 A 比较匹配发生时计数器被清零。此时，即使 CCRP 寄存器的值小于 CCRA 寄存器的值，仅产生 STMAF 中断请求标志。所以当 STCCLR 为高时，不会产生 STMPF 中断请求标志。在比较匹配输出模式下，CCRA 不能设为“0”。


如果 CCRA 位都清除为零，当计数器的值达到 16 位最大值 FFFFH 时将溢出，但此时不会产生 STMAF 中断请求标志。

正如该模式名所言，当比较匹配发生后，STM 输出脚状态改变。当比较器 A 比较匹配发生后 STMAF 标志产生时，STM 输出脚状态改变。比较器 P 比较匹配发生时产生的 STMPF 标志不影响 STM 输出脚。STM 输出脚状态改变方式由 STMC1 寄存器中 STIO1 和 STIO0 位决定。当比较器 A 比较匹配发生时，STIO1 和 STIO0 位决定 STM 输出脚输出高，低或翻转当前状态。在 STON 位由低到高电平的变化后，STM 输出脚初始状态为 STOC 位所指定的电平。注意，若 STIO1 和 STIO0 位同时为 0 时，引脚输出不变。



比较匹配输出模式 – STCCLR=0

- 注：1. STCCLR=0，比较器 P 匹配将清除计数器
2. STM 输出脚仅由 STMAF 标志位控制
3. 在 STON 上升沿 STM 输出脚复位至初始值



比较匹配输出模式 - STCCLR=1

- 注：1. STCCLR=1，比较器 A 匹配将清除计数器
 2. STM 输出脚仅由 STMAF 标志位控制
 3. 在 STON 上升沿 STM 输出脚复位至初始值
 4. 当 STCCLR=1 时，不会产生 STMPF 标志

定时 / 计数器模式

为使 STM 工作在此模式，STMC1 寄存器中的 STM1 和 STM0 位需要设置为“11”。定时 / 计数器模式与比较输出模式操作方式相同，并产生同样的中断请求标志。不同的是，在定时 / 计数器模式下 STM 输出脚未使用。因此，比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 STM 输出脚用作普通 I/O 脚或其它功能。

PWM 输出模式

为使 STM 工作在此模式，STMC1 寄存器中的 STM1 和 STM0 位需要设置为“10”。STM 的 PWM 功能在马达控制，加热控制，照明控制等方面十分有用。给 STM 输出脚提供一个频率固定但占空比可调的信号，将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调，其波形的选择就较为灵活。在 PWM 输出模式中，STCCLR 位不影响 PWM 操作。CCRP 和 CCRA 寄存器决定 PWM 波形，一个用来清除内部计数器并控制 PWM 波形的频率，另一个用来控制占空比。哪个寄存器控制周期或占空比取决于 STMC1 寄存器的 STDPX 位。所以 PWM 波形由 CCRA 和 CCRP 寄存器共同决定。

当比较器 A 或比较器 P 比较匹配发生时，将产生 CCRA 或 CCRP 中断标志。STMC1 寄存器中的 STOC 位决定 PWM 波形的极性，STIO1 和 STIO0 位使能 PWM 输出或将 STM 输出脚置为逻辑高或逻辑低。STPOL 位对 PWM 输出波形的极性取反。

● **16-bit STM, PWM 输出模式, 边沿对齐模式, STDPX=0**


CCRP	1~255	0
Period	CCRP×256	65536
Duty	CCRA	

若 $f_{sys}=8\text{MHz}$ ，STM 时钟源选择 $f_{sys}/4$ ，CCRP=2，CCRA=128，
 STM PWM 输出频率 = $(f_{sys}/4)/(2 \times 256) = f_{sys}/2048 = 4\text{kHz}$ ，duty = $128/(2 \times 256) = 25\%$ ，
 若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为 100%。

● **16-bit STM, PWM 输出模式, 边沿对齐模式, STDPX=1**


CCRP	1~255	0
Period	CCRA	
Duty	CCRP×256	65536

PWM 的输出周期由 CCRA 寄存器的值与 STM 的时钟共同决定，PWM 的占空比由 CCRP 寄存器的值决定。



PWM 输出模式 – STDPX=0

- 注：1. STDPX=0, CCRP 清除计数器
 2. 计数器清零并设置 PWM 周期
 3. 当 STIO[1:0]=00 或 01, PWM 功能不变
 4. STCCLR 位对 PWM 功能无影响



PWM 输出模式 – STDPX=1


- 注：1. STDPX=1, CCRA 清除计数器
2. 计数器清零并设置 PWM 周期
3. 当 STIO[1:0]=00 或 01, PWM 功能不变
4. STCCLR 位对 PWM 功能无影响

单脉冲输出模式


为使 STM 工作在此模式，STMC1 寄存器中的 STM1 和 STM0 位需要设置为“10”，同时 STIO1 和 STIO0 位需要设置为“11”。正如模式名所言，单脉冲输出模式，在 STM 输出脚将产生一个脉冲输出。

通过应用程序控制 STON 位由低到高的转变来触发脉冲前沿输出。而处于单脉冲输出模式时，STON 位可在 STCK 脚发生有效边沿跳转时自动由低转变为高，进而开始单脉冲输出。当 STON 位转变为高电平时，计数器将开始运行，并产生脉冲前沿。当脉冲有效时 STON 位保持高电平。通过应用程序使 STON 位清零或比较器 A 比较匹配发生时，产生脉冲后沿。

然而，比较器 A 比较匹配发生时，会自动清除 STON 位并产生单脉冲输出边沿跳变。CCRA 的值通过这种方式控制脉冲宽度。比较器 A 比较匹配发生时，也会产生 STM 中断。STON 位在计数器重启时会发生由低到高的转变，此时计数器才复位至零。在单脉冲输出模式中，CCRP 寄存器、STCCLR 和 STDPX 位未使用。



单脉冲产生示意图



单脉冲输出模式


- 注：1. 通过 CCRA 匹配停止计数器
2. CCRP 未使用
3. 通过 STCK 脚或设置 STON 位为高来触发脉冲
4. STCK 脚有效沿会自动置位 STON
5. 单脉冲输出模式中，STIO[1:0] 需置为“11”，且不能更改

捕捉输入模式

为使 STM 工作在此模式，STMC1 寄存器中的 STM1 和 STM0 位需要设置为“01”。此模式使能外部信号捕捉并保存内部计数器当前值，因此被用于诸如脉冲宽度测量的应用中。STPI 脚上的外部信号，通过设置 STMC1 寄存器的 STIO1 和 STIO0 位选择有效边沿类型，即上升沿，下降沿或双沿有效。通过应用程序将 STON 位由低到高转变时，计数器启动。

当 STPI 脚出现有效边沿转换时，计数器当前值被锁存到 CCRA 寄存器，并产生 STM 中断。无论 STPI 引脚发生哪种边沿转换，计数器将继续工作直到 STON 位发生下降沿跳变。当 CCRP 比较匹配发生时计数器复位至零；CCRP 的值通过这种方式控制计数器的最大值。当比较器 P CCRP 比较匹配发生时，也会产生 STM 中断。记录 CCRP 溢出中断信号的值可以测量脉宽。通过设置 STIO1 和 STIO0 位选择 STPI 引脚为上升沿，下降沿或双沿有效。如果 STIO1 和 STIO0 位都设置为高，无论 STPI 引脚发生哪种边沿转换都不会产生捕捉操作，但计数器仍会继续运行。STCCLR 和 STDPX 位在此模式中未使用。

有几点注意事项须留意。如果捕捉脉宽小于 2 个定时器时钟周期，则可能会被硬件忽略。当计数器的值被有效捕捉边沿锁存到 CCRA 寄存器后，再过 0.5 个定时器时钟周期，STMAF 标志位将被置高。从接收到有效捕捉边沿，到开始将计数器值锁存到 CCRA 寄存器的动作，这之间的延迟时间小于 1.5 个定时器时钟周期。




捕捉输入模式

- 注：1. STM[1:0]=01 并通过 STIO1 和 STIO0 位设置有效边沿
2. STM 捕捉输入脚的有效边沿将计数器的值转移到 CCRA 中
3. STCCLR 位未使用
4. 无输出功能 - STOC 和 STPOL 位未使用
5. 计数器值由 CCRP 决定，在 CCRP 为“0”时，计数器计数值可达最大
6. 捕捉输入模式需在有 STM 计数时钟的情况下才可使用

周期型 TM – PTM

周期型 TM 包括 5 种工作模式，即比较匹配输出、定时 / 事件计数器、捕捉输入、单脉冲输出和 PWM 输出模式。周期型 TM 由两个外部输入脚控制并驱动一个或两个外部输出脚。



注：1. PTMn 外部引脚与其它功能共用引脚，因此在使用 PTMn 功能前，应合理设置相关引脚共用功能选择寄存器以选择所需的 PTMn 引脚功能。对于 PTCKn 和 PTPnI 引脚还需设置相应的端口控制寄存器，将该引脚设置为输入口。

2. PTM1 只有一个输出引脚，PTP1。

10-bit 周期型 TM 方框图 (n=0~1)

周期型 TM 操作

周期型 TM 核心是一个由用户选择的内部时钟源驱动的 10 位向上计数器，它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRA 和 CCRP 寄存器中的值进行比较。CCRP 和 CCRA 是 10 位的，与计数器的所有位比较。

通过应用程序改变 10 位计数器值的唯一方法是使 PTnON 位发生上升沿跳变清除计数器。此外，计数器溢出或比较匹配也会自动清除计数器。上述条件发生时，通常情况会产生 PTMn 中断信号。周期型 TM 可工作在不同的模式，可由包括来自输入脚的不同时钟源驱动，也可以控制一个或两个输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

周期型 TM 寄存器介绍

周期型 TM 的所有操作由一系列寄存器控制。一对只读寄存器用来存放 10 位计数器的值，两对读 / 写寄存器存放 10 位 CCRA 和 CCRP 的值。剩下两个控制寄存器用来设置不同的操作和控制模式。

寄存器名称	位							
	7	6	5	4	3	2	1	0
PTMnC0	PTnPAU	PTnCK2	PTnCK1	PTnCK0	PTnON	—	—	—
PTMnC1	PTnM1	PTnM0	PTnIO1	PTnIO0	PTnOC	PTnPOL	PTnCAPTS	PTnCCLR
PTMnDL	D7	D6	D5	D4	D3	D2	D1	D0
PTMnDH	—	—	—	—	—	—	D9	D8
PTMnAL	D7	D6	D5	D4	D3	D2	D1	D0

寄存器名称	位							
	7	6	5	4	3	2	1	0
PTMnAH	—	—	—	—	—	—	D9	D8
PTMnRPL	D7	D6	D5	D4	D3	D2	D1	D0
PTMnRPH	—	—	—	—	—	—	D9	D8

10-bit 周期型 TM 寄存器列表 (n=0~1)

• PTMnC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PTnPAU	PTnCK2	PTnCK1	PTnCK0	PTnON	—	—	—
R/W	R/W	R/W	R/W	R/W	R/W	—	—	—
POR	0	0	0	0	0	—	—	—

Bit 7 **PTnPAU**: PTMn 计数器暂停控制位

0: 运行
1: 暂停

通过设置此位为高可使计数器暂停, 清零此位恢复正常计数器操作。当处于暂停状态时, PTMn 保持上电状态并继续耗电。当此位由低到高转变时, 计数器将保留其当前计数值, 直到此位再次改变为低电平, 并从此值开始继续计数。

Bit 6~4 **PTnCK2~PTnCK0**: PTMn 计数时钟选择位

000: $f_{SYS}/4$
001: f_{SYS}
010: $f_{H}/16$
011: $f_{H}/64$
100: f_{SUB}
101: f_{SUB}
110: PTCKn 上升沿
111: PTCKn 下降沿

此三位用于选择 PTMn 的时钟源。外部引脚时钟源能被选择在上升沿或下降沿有效。 f_{SYS} 是系统时钟, f_{H} 和 f_{SUB} 是其它的内部时钟源, 细节方面请参考工作模式和系统时钟章节。

Bit 3 **PTnON**: PTMn 计数器 On/Off 控制位

0: Off
1: On

此位控制 PTMn 的总开关功能。设置此位为高则使能计数器使其运行, 清零此位则除能 PTMn。清零此位将停止计数器并关闭 PTMn 减少耗电。当此位经由低到高转变时, 内部计数器将复位清零; 当此位经由高到低转换时, 内部计数器将保持其当前计数值, 直到此位再次改变为高电平。

若 PTMn 处于比较匹配输出模式、PWM 输出模式或单脉冲输出模式, 当 PTnON 位经由低到高转换时, PTMn 输出脚将复位至 PTnOC 位指定的初始值。

Bit 2~0 未定义, 读为“0”

• PTMnC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PTnM1	PTnM0	PTnIO1	PTnIO0	PTnOC	PTnPOL	PTnCPTS	PTnCCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 **PTnM1~PTnM0**: PTMn 工作模式选择位

00: 比较匹配输出模式
01: 捕捉输入模式
10: PWM 输出模式或单脉冲输出模式
11: 定时 / 计数器模式

这两位设置 PTMn 需要的工作模式。为了确保操作可靠，PTMn 应在 PTnM1 和 PTnM0 位有任何改变前先关掉。在定时 / 计数器模式，PTMn 输出脚状态为未定义。

Bit 5~4 **PTnIO1~PTnIO0:** PTMn 外部引脚功能选择位

比较匹配输出模式

- 00: 无变化
- 01: 输出低
- 10: 输出高
- 11: 输出翻转

PWM 输出模式 / 单脉冲输出模式

- 00: PWM 输出无效状态
- 01: PWM 输出有效状态
- 10: PWM 输出
- 11: 单脉冲输出

捕捉输入模式

- 00: 在 PTPnI 或 PTCKn 上升沿输入捕捉
- 01: 在 PTPnI 或 PTCKn 下降沿输入捕捉
- 10: 在 PTPnI 或 PTCKn 双沿输入捕捉
- 11: 输入捕捉除能

定时 / 计数器模式

未使用

此两位用于决定在一定条件达到时 PTMn 外部引脚如何改变状态。这两位值的选择取决于 PTMn 运行在何种模式下。

在比较匹配输出模式下，PTnIO1 和 PTnIO0 位决定当从比较器 A 比较匹配输出发生时 PTMn 输出脚如何改变状态。当从比较器 A 比较匹配输出发生时 PTMn 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时，这个输出将不会改变。PTMn 输出脚的初始值通过 PTMnC1 寄存器的 PTnOC 位设置取得。注意，由 PTnIO1 和 PTnIO0 位得到的输出电平必须与通过 PTnOC 位设置的初始值不同，否则当比较匹配发生时，PTMn 输出脚将不会发生变化。在 PTMn 输出脚改变状态后，通过 PTnON 位由低到高电平的转换复位至初始值。

在 PWM 输出模式，PTnIO1 和 PTnIO0 用于决定比较匹配条件发生时怎样改变 PTMn 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。需注意，只可在 PTMn 关闭后才能更改 PTnIO1 和 PTnIO0 位的值。若在 PTMn 运行时改变 PTnIO1 和 PTnIO0 的值，PWM 输出的值是无法预料的。

Bit 3 **PTnOC:** PTMn PTPn 输出控制位

比较匹配输出模式

- 0: 初始低
- 1: 初始高

PWM 输出模式 / 单脉冲输出模式

- 0: 低有效
- 1: 高有效

这是 PTMn 输出脚输出控制位。它取决于 PTMn 此时正运行于比较匹配输出模式还是 PWM 输出模式 / 单脉冲输出模式。若 PTMn 处于定时 / 计数器模式，则其无效。在比较匹配输出模式时，其决定比较匹配发生前 PTMn 输出脚的逻辑电平值。在 PWM 输出模式时，其决定 PWM 信号是高有效还是低有效。在单脉冲输出模式，其决定 PTnON 位由低变高时 PTMn 输出脚的逻辑电平。

Bit 2 **PTnPOL:** PTMn PTPn 输出极性控制位

- 0: 同相
- 1: 反相

此位控制 PTPn 输出脚的极性。此位为高时 PTMn 输出脚反相，为低时 PTMn 输出脚同相。若 PTMn 处于定时 / 计数器模式时其无效。

Bit 1 **PTnCAPTS:** PTMn 捕捉触发源选择位

- 0: 来自 PTPnI 引脚
- 1: 来自 PTCKn 引脚

- Bit 0 **PTnCCLR**: PTMn 计数器清零条件选择位
 0: PTMn 比较器 P 匹配
 1: PTMn 比较器 A 匹配

此位用于选择清除计数器的方法。周期型 TM 包括两个比较器 – 比较器 A 和比较器 P，两者都可以用作清除内部计数器。PTnCCLR 位设为高，计数器在比较器 A 比较匹配发生时被清除；此位设为低，计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。PTnCCLR 位在 PWM 输出模式、单脉冲输出模式或捕捉输入模式时未使用。

● PTMnDL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

- Bit 7~0 **D7~D0**: PTMn 计数器低字节寄存器 bit 7~bit 0
 PTMn 10-bit 计数器 bit 7~bit 0

● PTMnDH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R	R
POR	—	—	—	—	—	—	0	0

- Bit 7~2 未定义，读为“0”
 Bit 1~0 **D9~D8**: PTMn 计数器高字节寄存器 bit 1~bit 0
 PTMn 10-bit 计数器 bit 9~bit 8

● PTMnAL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~0 **D7~D0**: PTMn CCRA 低字节寄存器 bit 7~bit 0
 PTMn 10-bit CCRA bit 7~bit 0

● PTMnAH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

- Bit 7~2 未定义，读为“0”
 Bit 1~0 **D9~D8**: PTMn CCRA 高字节寄存器 bit 1~bit 0
 PTMn 10-bit CCRA bit 9~bit 8

● PTMnRPL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: PTMn CCRP 低字节寄存器 bit 7~bit 0
 PTMn 10-bit CCRP bit 7~bit 0

● PTMnRPH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义读为“0”
 Bit 1~0 **D9~D8**: PTMn CCRP 高字节寄存器 bit 1~bit 0
 PTMn 10-bit CCRP bit 9~bit 8

周期型 TM 工作模式

周期型 TM 有五种工作模式，即比较匹配输出模式、PWM 输出模式、单脉冲输出模式、捕捉输入模式或定时 / 计数器模式。通过设置 PTMnC1 寄存器的 PTnM1 和 PTnM0 位选择任意模式。


比较匹配输出模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“00”。当工作在该模式，一旦计数器使能并开始计数，有三种方法来清零，分别是：计数器溢出，比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 PTnCCLR 位为低，有两种方法清除计数器。一种是比较器 P 比较匹配发生，另一种是 CCRP 所有位设置为零并使得计数器溢出。此时，比较器 A 和比较器 P 的请求标志位 PTMnAF 和 PTMnPF 将分别置起。

如果 PTMnC1 寄存器的 PTnCCLR 位设置为高，当比较器 A 比较匹配发生时计数器被清零。此时，即使 CCRP 寄存器的值小于 CCRA 寄存器的值，仅 PTMnAF 中断请求标志产生。所以当 PTnCCLR 为高时，不会产生 PTMnPF 中断请求标志。在比较匹配输出模式中，CCRA 寄存器值不能设为“0”。


如果 CCRA 位都清除为零，当计数器的值达到 10 位最大值 3FFH 时将溢出，但此时不会产生 PTMnAF 中断请求标志。

正如该模式名所言，当比较匹配发生后，PTMn 输出脚状态改变。当比较器 A 比较匹配发生后 PTMnAF 中断请求标志产生时，PTMn 输出脚状态改变。比较器 P 比较匹配发生时产生的 PTMnPF 标志不影响 PTMn 输出脚。PTMn 输出脚状态改变方式由 PTMnC1 寄存器中 PTnIO1 和 PTnIO0 位决定。当比较器 A 比较匹配发生时，PTnIO1 和 PTnIO0 位决定 PTMn 输出脚输出高，低或翻转当前状态。在 PTnON 位由低到高电平的变化后，PTMn 输出脚初始状态为 PTnOC 位所指定的电平。注意，若 PTnIO1 和 PTnIO0 位同时为 0 时，引脚输出不变。



比较器匹配输出模式 – PTnCCLR=0 (n=0~1)

- 注：1. PTnCCLR=0，比较器 P 匹配将清除计数器
2. PTMn 输出脚仅由 PTMnAF 标志位控制
3. 在 PTnON 上升沿 PTMn 输出脚复位至初始值



比较器匹配输出模式 – PTnCCLR=1 (n=0~1)

- 注：1. PTnCCLR=1，比较器 A 匹配将清除计数器
 2. PTMn 输出脚仅由 PTMnAF 标志位控制
 3. 在 PTnON 上升沿 PTMn 输出脚复位至初始值
 4. 当 PTnCCLR=1 时，不会产生 PTMnPF 标志

定时 / 计数器模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“11”。定时 / 计数器模式与比较输出模式操作方式相同，并产生同样的中断请求标志。不同的是，在定时 / 计数器模式下 PTMn 输出脚未使用。因此，比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 PTMn 输出脚用作普通 I/O 脚或其它功能。

PWM 输出模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“10”。PTMn 的 PWM 功能在马达控制，加热控制，照明控制等方面十分有用。给 PTMn 输出脚提供一个频率固定但占空比可调的信号，将产生一个有效值等于 DC 均方根的 AC 方波。


由于 PWM 波形的周期和占空比可调，其波形的选择就较为灵活。在 PWM 输出模式中，PTnCCLR 位对 PWM 操作无影响。CCRP 和 CCRA 寄存器都用于控制 PWM 方波。CCRP 寄存器通过清除内部计数从而控制 PWM 周期，CCRA 寄存器设置 PWM 的占空比。PWM 波形的周期和占空比由 CCRP 和 CCRA 寄存器的值控制。

当比较器 A 或比较器 P 比较匹配发生时，CCRA 和 CCRP 中断标志位分别产生。PTMnC1 寄存器的 PTnOC 位选择 PWM 波形的极性，PTnIO1 和 PTnIO0 位使能 PWM 输出或强制 PTMn 输出脚为高电平或低电平。PTnPOL 位用于 PWM 输出波形的极性反相控制。

● **10-bit PTMn, PWM 输出模式, 边沿对齐模式 (n=0~1)**

CCRP	1~1023	0
Period	1~1023	1024
Duty	CCRA	

若 $f_{SYS}=8\text{MHz}$ ，PTMn 时钟源选择 $f_{SYS}/4$ ，CCRP=512 且 CCRA=128，
 PTMn PWM 输出频率 = $(f_{SYS}/4)/512=f_{SYS}/2048=4\text{kHz}$ ， $duty=128/512=25\%$ ，
 若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为 100%。




- 注：1. CCRP 清除计数器
 2. 计数器清零并设置 PWM 周期
 3. 当 PTnIO[1:0]=00 或 01, PWM 功能不变
 4. PTnCCLR 位对 PWM 功能无影响

单脉冲输出模式


为使 PTMn 工作在此模式，PTMnC1 寄存器中的 PTnM1 和 PTnM0 位需要设置为“10”，并且相应的 PTnIO1 和 PTnIO0 需要设置为“11”。正如模式名所言，单脉冲输出模式，在 PTMn 输出脚将产生一个脉冲输出。

通过应用程序控制 PTnON 位由低到高的转变来触发脉冲前沿输出。而处于单脉冲输出模式时，PTnON 位可在 PTCKn 脚发生有效边沿跳转时自动由低转变为高，进而开始单脉冲输出。当 PTnON 位转变为高电平时，计数器将开始运行，并产生脉冲前沿。通过应用程序使 PTnON 位清零或比较器 A 比较匹配发生时，产生脉冲后沿。

而比较器 A 比较匹配发生时，会自动清除 PTnON 位并产生单脉冲输出边沿跳转。CCRA 的值通过这种方式控制脉冲宽度。比较器 A 比较匹配发生时，也会产生 PTMn 中断。PTnON 位在计数器重启时会发生由低到高的转变，此时计数器才复位至零。在单脉冲输出模式中，CCRP 寄存器和 PTnCCLR 位未使用。



单脉冲产生示意图 (n=0~1)



单脉冲输出模式 (n=0~1)


- 注：1. 通过 CCRA 匹配停止计数器
 2. CCRP 未使用
 3. 通过 PTCKn 脚或设置 PTnON 位为高来触发脉冲
 4. PTCKn 脚有效沿会自动置位 PTnON
 5. 单脉冲输出模式中，PTnIO[1:0] 需置为“11”，且不能更改

捕捉输入模式

为使 PTMn 工作在此模式，PTMnC1 寄存器的 PTnM1 和 PTnM0 位需要设置为“01”。此模式使能外部信号捕捉并保存内部计数器当前值，因此被用于诸如脉冲宽度测量的应用中。PTPnI 或 PTCKn 引脚上的外部信号，通过设置 PTMnC1 寄存器的 PTnCAPTS 位选择。可通过设置 PTMnC1 寄存器的 PTnIO1 和 PTnIO0 位选择有效边沿类型，即上升沿，下降沿或双沿有效。通过应用程序将 PTnON 位由低到高转变时，计数器启动。

当 PTPnI 或 PTCKn 引脚出现有效边沿转换时，计数器当前值被锁存到 CCRA 寄存器，并产生 PTMn 中断。无论 PTPnI 或 PTCKn 引脚发生哪种边沿转换，计数器将继续工作直到 PTnON 位发生下降沿跳变。当 CCRP 比较匹配发生时计数器复位至零；通过这种方式 CCRP 的值可控制计数器的最大值。当比较器 P CCRP 比较匹配发生时，也会产生 PTMn 中断。记录 CCRP 溢出中断信号的值可以测量长脉宽。通过设置 PTnIO1 和 PTnIO0 位选择 PTPnI 或 PTCKn 引脚为上升沿，下降沿或双沿有效。如果 PTnIO1 和 PTnIO0 位都设置为高，无论 PTPnI 或 PTCKn 引脚发生哪种边沿转换都不会产生捕捉操作，但计数器仍会继续运行。PTnCCLR, PTnOC 和 PTnPOL 位在此模式中未使用。

有几点注意事项须留意。如果 PTCKn 用作捕捉输入源，则不能将其选作 PTMn 的时钟源。如果捕捉脉宽小于 2 个定时器时钟周期，则可能会被硬件忽略。当计数器的值被有效捕捉边沿锁存到 CCRA 寄存器后，再过 0.5 个定时器时钟周期，PTMnAF 标志位将被置高。从接收到有效捕捉边沿，到开始将计数器值锁存到 CCRA 寄存器的动作，这之间的延迟时间小于 1.5 个定时器时钟周期。




捕捉输入模式 (n=0~1)

- 注:
1. PTnM[1:0]=01 并通过 PTnIO[1:0] 位设置有效边沿
 2. PTMn 捕捉输入脚的有效边沿将计数器的值转移到 CCRA 中
 3. PTnCCLR 位未使用
 4. 无输出功能 – PTnOC 和 PTnPOL 位未使用
 5. 计数器值由 CCRP 决定, 在 CCRP 为 “0” 时, 计数器计数值可达最大
 6. 捕捉输入模式需在有 PTMn 计数时钟的情况下才可使用

音频型 TM – ATM

音频型 TM 包括 3 种工作模式，即比较匹配输出，定时 / 计数器和 PWM 输出模式。其中 PWM 输出模式又包含两种子模式，命名为正常 PWM 输出模式和音频 PWM 输出模式。音频型 TM 由一个外部输入脚控制并驱动一个或多个外部输出脚。产生的输出可以为相同的信号，也可以为相反信号。当工作在音频 PWM 输出模式，会在 ATP_PWM1 和 ATP_PWM2 引脚产生音频信号，可直推外部扬声器。



- 注：1. ATM 外部引脚与其它功能共用引脚，因此在使用 ATM 之前，应该合理设置相关引脚共用功能选择寄存器以确选择所需的 ATM 引脚功能。对于 ATCK 引脚还需设置相应的端口控制寄存器，将该引脚设置为输入口。
2. ATP_PWM1 和 ATP_PWM2 引脚功能只有当 ATM 工作于音频 PWM 输出模式时才会使用。在其它模式下（即比较匹配输出和正常 PWM 输出模式），ATM 产生 ATP 和 ATPB 输出。ATPB 为 ATP 输出的反相信号。

10-bit 音频型 TM 方框图

音频型 TM 操作

音频型 TM 核心是一个由用户选择的内部时钟源驱动的 10 位向上计数器，它还包括三个内部比较器即比较器 A，比较器 B 和比较器 P。这几个比较器将计数器的值与 CCRA，CCRB 和 CCRP 寄存器中的值进行比较。CCRP 是 8 位宽度，与计数器的高 8 位比较；CCRA 和 CCRB 是 10 位的，与计数器的所有位比较。通过应用程序改变 10 位计数器值的唯一方法是使 ATON 位发生上升沿跳变清除计数器。此外，计数器溢出或选择的比较器比较匹配也会自动清除计数器。上述条件发生时，通常情况会产生 ATM 中断信号。音频型 TM 可工作在不同的模式，可由包括来自输入脚的不同时钟源驱动，也可以控制多个输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

音频型 TM 寄存器介绍

音频型 TM 的所有操作由一系列寄存器控制。一对只读寄存器用来存放 10 位内部计数器的值，两对读 / 写寄存器存放 10 位 CCRA 和 CCRB 的值。ATMRP 寄存器用于存放 8 位 CCRP 的值。剩下两个控制寄存器设置不同的 ATM 操作和控制模式。

寄存器名称	位							
	7	6	5	4	3	2	1	0
ATMC0	ATPAU	ATCK2	ATCK1	ATCK0	ATON	—	—	ATPWM_SEL
ATMC1	ATM1	ATM0	ATIO1	ATIO0	ATOC	ATPOL	ATDPX	ATCCLR
ATMDL	D7	D6	D5	D4	D3	D2	D1	D0
ATMDH	—	—	—	—	—	—	D9	D8
ATMAL	D7	D6	D5	D4	D3	D2	D1	D0
ATMAH	—	—	—	—	—	—	D9	D8
ATMBL	D7	D6	D5	D4	D3	D2	D1	D0
ATMBH	—	—	—	—	—	—	D9	D8
ATMRP	D7	D6	D5	D4	D3	D2	D1	D0

10-bit 音频型 TM 寄存器列表

● ATMC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	ATPAU	ATCK2	ATCK1	ATCK0	ATON	—	—	ATPWM_SEL
R/W	R/W	R/W	R/W	R/W	R/W	—	—	R/W
POR	0	0	0	0	0	—	—	0

Bit 7 **ATPAU**: ATM 计数器暂停控制位

- 0: 运行
- 1: 暂停

通过设置此位为高可使计数器暂停，清零此位恢复正常计数器操作。当处于暂停条件时，ATM 保持上电状态并继续耗电。当此位由低到高转换时，计数器将保留其当前计数值，直到此位再次改变为低电平，并从此值开始继续计数。

Bit 6~4 **ATCK2~ATCK0**: 选择 ATM 计数器时钟

- 000: $f_{SYS}/4$
- 001: f_{SYS}
- 010: $f_H/16$
- 011: $f_H/64$
- 100: f_{SUB}
- 101: f_H
- 110: ATCK 上升沿时钟
- 111: ATCK 下降沿时钟

此三位用于选择 ATM 的时钟源。外部引脚时钟源能被选择在上升沿或下降沿有效。 f_{SYS} 是系统时钟， f_H 和 f_{SUB} 是其它的内部时钟源，细节方面请参考工作模式和系统时钟章节。

Bit 3 **ATON**: ATM 计数器 On/Off 控制位

- 0: Off
- 1: On

此位控制 ATM 的总开关功能。设置此位为高则使能计数器使其运行，清零此位则除能 ATM。清零此位将停止计数器计数并关闭 ATM 减少耗电。当此位经由低到高转变时，内部计数器将复位清零；当此位经由高到低转换时，内部计数器将保持其当前计数值，直到此位再次改变为高电平。

若 ATM 处于比较匹配输出模式或 PWM 输出模式时，当 ATON 位经由低到高的转换时，ATM 输出脚将复位至 ATOC 位指定的初始值。

Bit 2~1 未定义，读为“0”

Bit 0 **ATPWM_SEL**: PWM 输出子模式选择

- 0: 正常 PWM 输出模式
- 1: 音频 PWM 输出模式

此位控制 PWM 输出子模式选择。当通过 ATMC1 寄存器中的相关位已选中 PWM 输出模式后，再将此位从低设置为高，可使 ATM 从正常 PWM 输出模式切换到音频 PWM 输出模式。

● **ATMC1 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	ATM1	ATM0	ATIO1	ATIO0	ATOC	ATPOL	ATDPX	ATCCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 **ATM1~ATM0**: 选择 ATM 工作模式

- 00: 比较匹配输出模式
- 01: 未定义
- 10: PWM 输出模式
- 11: 定时 / 计数器模式

这两位设置 ATM 需要的工作模式。为了确保操作可靠，ATM 应在 ATM1 和 ATM0 位有任何改变前先关掉。在定时 / 计数器模式下，ATM 输出引脚状态未定义。

Bit 5~4 **ATIO1~ATIO0**: ATM 外部引脚功能选择位

比较匹配输出模式

- 00: 无变化
- 01: 输出低
- 10: 输出高
- 11: 输出翻转

PWM 输出模式

- 00: PWM 输出无效状态
- 01: PWM 输出有效状态
- 10: PWM 输出
- 11: 未定义

定时 / 计数器模式

未使用

此两位用于决定在一定条件达到时 ATM 外部引脚如何改变状态。这两位值的选择取决于 ATM 运行在何种模式下。若 ATM 处于定时 / 计数器模式时其不受影响。在比较匹配输出模式下，ATIO1 和 ATIO0 位决定当从比较器 A 比较匹配输出发生时 ATM 输出脚如何改变状态。当从比较器 A 比较匹配输出发生时 ATM 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时，这个输出将不会改变。ATM 输出脚的初始值通过 ATMC1 寄存器的 ATOC 位设置取得。注意，由 ATIO1 和 ATIO0 位选择的输出电平必须与通过 ATOC 位设置的初始值不同，否则当比较匹配发生时，ATM 输出脚将不会发生变化。在 ATM 输出脚改变状态后，通过 ATON 位由低到高电平的转换复位至初始值。

在 PWM 输出模式，ATIO1 和 ATIO0 决定比较匹配条件发生时怎样改变 ATM 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。需注意，只可在 ATM 关闭后才能更改 ATIO1 和 ATIO0 位的值。若在 ATM 运行时改变 ATIO1 和 ATIO0 的值，PWM 输出的值将无法预料。

Bit 3 **ATOC**: ATM 输出脚控制位

比较匹配输出模式

- 0: 初始低
- 1: 初始高

PWM 输出模式

- 0: 低有效
- 1: 高有效

这是 ATM 输出脚输出控制位。它取决于 ATM 此时正运行于比较匹配输出模式还是 PWM 输出模式。若 ATM 处于定时 / 计数器模式，则其无效。在比较匹配输出模式时，其决定比较匹配发生前 ATM 输出脚的逻辑电平值。在 PWM 输出模式时，若是正常 PWM 输出模式，其决定 ATP 输出信号是低有效还是高有效；若是音频 PWM 输出模式，该位决定 ATP_PWM1 和 ATP_PWM2 输出信号是高有效还是低有效。

- Bit 2 **ATPOL:** ATM ATP 输出极性控制位
 0: 同相
 1: 反相
 此位控制 ATM 输出脚的极性。此位为高时 ATM 输出脚 ATP (正常 PWM 输出模式) 或 ATP_PWM1 和 ATP_PWM2(音频 PWM 输出模式) 反相, 为低时输出脚同相。若 ATM 处于定时 / 计数器模式时其无效。
- Bit 1 **ATDPX:** ATM PWM 周期 / 占空比控制位
 0: CCRP – 周期; CCRA – 占空比
 1: CCRP – 占空比; CCRA – 周期
 当 ATM 工作于正常 PWM 输出模式下时, 此位决定 CCRA 与 CCRP 寄存器哪个被用于 PWM 波形的周期和占空比控制。当通过设置 ATPWM_SEL 位为高使 ATM 工作在音频 PWM 输出模式下时, ATDPX 位会被硬件清零, 即意味着 CCRP 寄存器用于 ATP_PWM1 和 ATP_PWM2 输出的周期控制。ATP_PWM1 和 ATP_PWM2 输出的 PWM 信号的占空比则分别由 CCRA 和 CCRB 寄存器值决定。
- Bit 0 **ATCCLR:** ATM 计数器清零条件选择位
 0: 比较器 P 匹配
 1: 比较器 A 匹配
 此位用于选择清除计数器的方法。音频型 TM 包括比较器 A 和比较器 P。这两个比较器每个都可以用来清除内部计数器。ATCCLR 位设为高, 计数器在比较器 A 比较匹配发生时被清除; 此位设为低, 计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。ATCCLR 位在 PWM 输出模式时未使用。

● **ATMDL 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0:** ATM 计数器低字节寄存器 bit 7~bit 0
 ATM 10-bit 计数器 bit 7~bit 0

● **ATMDH 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R	R
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义, 读为 “0”
 Bit 1~0 **D9~D8:** ATM 计数器高字节寄存器 bit 1~bit 0
 ATM 10-bit 计数器 bit 9~bit 8

● **ATMAL 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0:** ATM CCRA 低字节寄存器 bit 7~bit 0
 ATM 10-bit CCRA bit 7~bit 0

• ATMAH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义，读为“0”

Bit 1~0 **D9~D8**: ATM CCRA 高字节寄存器 bit 1~bit 0
 ATM 10-bit CCRA bit 9~bit 8

• ATMBL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: ATM CCRB 低字节寄存器 bit 7~bit 0
 ATM 10-bit CCRB bit 7~bit 0

• ATMBH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	D9	D8
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义，读为“0”

Bit 1~0 **D9~D8**: ATM CCRB 高字节寄存器 bit 1~bit 0
 ATM 10-bit CCRB bit 9~bit 8

• ATMRP 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: ATM CCRP 8-bit 寄存器，与 ATM 计数器 bit 9~bit 2 比较器 P 匹配周期

0: 1024 个 ATM 时钟周期

1~255: $(1\sim 255) \times 4$ 个 ATM 时钟周期

此八位设定内部 CCRP 8-bit 寄存器的值，然后与内部计数器的高八位进行比较。如果 ATCCLR 位设为 0 时，此比较结果可用于清除内部计数器。ATCCLR 位设为低，CCRP 比较匹配结果将重置内部计数器。由于 CCRP 只与计数器高八位比较，比较结果是 4 时钟周期的倍数。CCRP 被清零时，实际上会使得计数器在最大值溢出。

音频型 TM 工作模式

音频型 TM 有三种工作模式，即比较匹配输出模式、PWM 输出模式或定时 / 计数器模式。通过设置 ATMC1 寄存器的 ATM1 和 ATM0 位选择任意模式。

比较匹配输出模式


为使 ATM 工作在此模式，ATMC1 寄存器中的 ATM1 和 ATM0 位需要设置为“00”。当工作在该模式，一旦计数器使能并开始计数，有三种方法可将其清

零，分别是：计数器溢出，比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 ATCCLR 位为低，有两种方法清除计数器。一种是比较器 P 比较匹配发生，另一种是 CCRP 所有位设置为零并使得计数器溢出。此时，比较器 A 和比较器 P 的请求标志位 ATMAF 和 ATMPF 将分别置位。

如果 ATMC1 寄存器的 ATCCLR 位设置为高，当比较器 A 比较匹配发生时计数器被清零。此时，即使 CCRP 寄存器的值小于 CCRA 寄存器的值，仅产生 ATMAF 中断请求标志。所以当 ATCCLR 为高时，不会产生 ATMPF 中断请求标志。在比较匹配输出模式下，CCRA 不能设为“0”。


如果 CCRA 位都清为零，当计数器的值达到最大值 3FFH 时将溢出，但此时不会产生 ATMAF 中断请求标志。

正如该模式名所言，当比较匹配发生后，ATM 输出脚状态改变。当比较器 A 比较匹配发生后 ATMAF 标志产生时，ATM 输出脚状态改变。比较器 P 比较匹配发生时产生的 ATMPF 标志不影响 ATM 输出脚。ATM 输出脚状态改变方式由 ATMC1 寄存器中 ATIO1 和 ATIO0 位决定。当比较器 A 比较匹配发生时，ATIO1 和 ATIO0 位决定 ATM 输出脚输出高，低或翻转当前状态。在 ATON 位由低到高电平的变化后，ATM 输出脚初始状态为 ATOC 位所指定的电平。注意，若 ATIO1 和 ATIO0 位同时为 0 时，引脚输出不变。



比较匹配输出模式 - ATCCLR=0

- 注：1. ATCCLR=0，比较器 P 匹配将清除计数器
2. ATM 输出脚仅由 ATMAF 标志位控制
3. 在 ATON 上升沿 ATM 输出脚复位至初始值



比较匹配输出模式 - ATCCLR=1

- 注：1. ATCCLR=1，比较器 A 匹配将清除计数器
 2. ATM 输出脚仅由 ATMAF 标志位控制
 3. 在 ATON 上升沿 TM 输出脚复位至初始值
 4. 当 ATCCLR=1 时，不会产生 ATMPF 标志位

定时 / 计数器模式

为使 ATM 工作在此模式，ATMC1 寄存器中的 ATM1 和 ATM0 位需要设置为“11”。定时 / 计数器模式与比较输出模式操作方式相同，并产生同样的中断请求标志。不同的是，在定时 / 计数器模式下 ATM 输出脚未使用。因此，比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 ATM 输出脚用作普通 I/O 脚或其它功能。

PWM 输出模式

为使 ATM 工作在此模式，ATMC1 寄存器中的 ATM1 和 ATM0 位需要设置为“10”。ATM 的 PWM 功能在音频 PWM 输出，马达控制，加热控制，照明控制等方面十分有用。给 ATM 输出脚提供一个频率固定但占空比可调的信号，将产生一个有效值等于 DC 均方根的 AC 方波。由于 PWM 波形的周期和占空比可调，其波形的选择就较为灵活。在 PWM 输出模式中，ATCCLR 位不影响 PWM 操作。

ATM 提供了两种 PWM 输出模式，分别为正常 PWM 输出模式和音频 PWM 输出模式，通过 ATMC0 寄存器中的 ATPWM_SEL 位选择。这两种工作模式相关控制位及差别列于下表。

项目	正常 PWM 输出模式	音频 PWM 输出模式
ATPWM_SEL 位	0	1
ATM CCRB 中断	×	√
输出引脚	ATP, ATPB	ATP_PWM1, ATP_PWM2
PWM 输出控制	ATIO1~ATIO0 位	
输出有效电平	ATOC 位	
输出极性控制	ATPOL 位	
周期 / 占空比控制	ATDPX 位	ATDPX 位固定为 0。音频 PWM 波形周期由 CCRP 控制。

正常 / 音频 PWM 输出模式比较表

正常 PWM 输出模式

在正常 PWM 输出模式，CCRA 和 CCRP 寄存器决定 PWM 波形，一个用来清除内部计数器并控制 PWM 波形的频率，另一个用来控制占空比。哪个寄存器控制频率或占空比取决于 ATMC1 寄存器的 ATDPX 位。所以 PWM 波形周期和占空比由 CCRA 和 CCRP 寄存器共同决定。

若定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为未定义。

当比较器 A 或比较器 P 比较匹配发生时，将产生 CCRA 或 CCRP 中断标志。ATMC1 寄存器中的 ATOC 位决定 PWM 波形的极性，ATIO1 和 ATIO0 位使能 PWM 输出或将 ATM 输出脚置为逻辑高或逻辑低。ATPOL 位对 PWM 输出波形的极性取反。

● 10-bit ATM，正常 PWM 输出模式，边沿对齐模式，ATDPX=0

CCRP	1~255	0
Period	CCRP×4	1024
Duty	CCRA	

若 $f_{SYS}=8\text{MHz}$ ，ATM 时钟源为 $f_{SYS}/4$ ，CCRP=64，CCRA=64，


ATM PWM 输出频率 = $(f_{SYS}/4)/(64 \times 4) = f_{SYS}/1024 = 7.8125\text{kHz}$ ，duty = $64/(64 \times 4) = 25\%$

若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值，PWM 输出占空比为 100%

● 10-bit ATM, 正常 PWM 输出模式, 边沿对齐模式, ATDPX=1


CCRP	1~255	0
Period	CCRA	
Duty	CCRP×4	1024

PWM 的输出周期由 CCRA 寄存器的值与 ATM 的时钟共同决定，PWM 的占空比由 CCRP 寄存器的值决定。



ATM 正常 PWM 输出模式 - ATDPX=0

- 注: 1. ATM[1:0]=10, ATPWM_SEL=0, ATDPX=0, CCRP 清除计数器
 2. 计数器清零并设置 PWM 周期
 3. 当 ATIO[1:0]=00 或 01, PWM 功能不变
 4. ATCCLR 位对 PWM 操作无影响



ATM 正常 PWM 输出模式 - ATDPX=1


- 注：1. ATM[1:0]=10, ATPWM_SEL=0, ATDPX=1, CCRA 清除计数器
2. 计数器清零并设置 PWM 周期
3. 当 ATIO[1:0]=00 或 01, PWM 功能不变
4. ATCCLR 位对 PWM 功能无影响

音频 PWM 输出模式

在音频 PWM 输出模式，CCRA、CCRB 和 CCRP 寄存器用于控制 ATP_PWM1 和 ATP_PWM2 输出的 PWM 波形。CCRP 寄存器用来清除内部计数器从而控制 ATP_PWM1 和 ATP_PWM2 这两路 PWM 波形的频率，CCRA 和 CCRB 寄存器则分别控制这两路 PWM 波形占空比。


当任一比较器 A、比较器 B 或比较器 P 比较匹配发生时，将产生 CCRA、CCRB 或 CCRP 中断标志。在音频 PWM 输出模式，除了 ATDPX 位由硬件固定为 0，其它与 ATP_PWM1 和 ATP_PWM2 相关的控制位都与正常 PWM 输出模式时相同。

需注意的是，在音频 PWM 输出模式，CCRP、CCRA 和 CCRB 都有影子寄存器，在一个 PWM 周期内对这些寄存器的值进行修改，并不会立即更新此值到实际寄存器，而是在当前 PWM 周期结束即 CCRP 计数器溢出产生对应中断请求后，才会更新。




ATM 音频 PWM 输出模式 – 改变 CCRA 值

- 注：1. ATM[1:0]=10, ATPWM_SEL=1, CCRP 清除计数器
 2. 计数器清零并设置 PWM 周期
 3. CCRA 设置 ATP_PWM1 占空比, CCRB 设置 ATP_PWM2 占空比
 4. 当 ATIO[1:0]=00 或 01, PWM 功能不变
 5. ATCCLR 位对 PWM 功能无影响, ATDPX 位由硬件固定为 0



ATM 音频 PWM 输出模式 - 改变 CCRB 值

- 注: 1. ATM[1:0]=10, ATPWM_SEL=1, CCRP 清除计数器
 2. 计数器清零并设置 PWM 周期
 3. CCRA 设置 ATP_PWM1 占空比, CCRB 设置 ATP_PWM2 占空比
 4. 当 ATIO[1:0]=00 或 01, PWM 功能不变
 5. ATCCLR 位对 PWM 功能无影响, ATDPX 位由硬件固定为 0




ATM 音频 PWM 输出模式 – 改变 CCRP 值

- 注：1. ATM[1:0]=10, ATPWM_SEL=1, CCRP 清除计数器
 2. 计数器清零并设置 PWM 周期
 3. CCRA 设置 ATP_PWM1 占空比, CCRB 设置 ATP_PWM2 占空比
 4. 当 ATIO[1:0]=00 或 01, PWM 功能不变
 5. ATCCLR 位对 PWM 功能无影响, ATDPX 位由硬件固定为 0


音频 PWM 输出使用介绍

ATM 设置于音频 PWM 输出模式，可以应用在把经过解压缩的 PCM 语音数据，输出为音频 PWM 波形以直推扬声器。以下的例子为如何处理 16 位无符号 PCM 语音数据，并填入正确的值到 CCRP、CCRA 和 CCRB 寄存器，以产生对应的音频 PWM 输出。



音频 PWM 输出应用示意图

音频 PWM 有两种输出模式，一种称为差分模式，一种为单端模式。波形如下图所示。



以下为一个实际的范例，说明如何搭配 ATM 产生差分 / 单端两种模式下的音频 PWM 输出。在该范例中选择的 ATM 计数器时钟为系统时钟，系统时钟来自内部 8MHz 高速时钟，要产生对应音频 PWM 输出信号，CCRA、CCRB 及 CCRP 的设置以及相关寄存器设置如下所示。

- 步骤 1 – 设置 ATMC0 寄存器
设置 ATMC0 寄存器的 ATCK2~ATCK0 位为 001 或 101，选择 ATM 计数器时钟来自 f_{SYS} 或 f_H 。设置 ATPWM_SEL 为 1 选择音频 PWM 输出模式。即在此步骤中将 ATMC0 寄存器值设为 00010--1B。
- 步骤 2 – 设置 ATMC1 寄存器
设置 ATMC1 寄存器中的 ATM1~ATM0 位为 10，ATIO1~ATIO0 位为 10，以选择 ATM PWM 输出模式。然后设置 ATOC 位为 1，ATPOL 位为 0 以设置 PWM 输出为有效高且输出同相。即在此步骤中将 ATMC1 寄存器的值设为 10101000B。
- 步骤 3 – 设置 ATMRP 寄存器
设置 ATMRP 寄存器值为 01000000B，选择比较器 P 匹配周期为 256 个 ATM 时钟。则音频 PWM 频率为： $(f_{SYS})/256=31.25kHz$ 。当然若设置 ATCK2~ATCK0 位为 000，则对应的音频 PWM 频率为： $(f_{SYS}/4)/256=7.8125kHz$ 。
- 步骤 4 – 引脚共用功能选择
依需求合理设置 PGS0 寄存器中的 PGS07~PGS06 位或 PGS1 寄存器中的 PGS11~PGS10 位以使能对应的 ATP_PWM1 和 ATP_PWM2 引脚功能。

● 步骤 5 – 使能 ATM 功能

完成其它 ATM 的相关设置，比如中断等，然后设置 ATMC0 寄存器中的 ATON 位为 1，使 ATM 计数器开始计数。

● 步骤 6 – 更新 CCRA 和 CCRB 寄存器值

依照输入数据，计算并更新 CCRA 和 CCRB 寄存器值。CCRA 和 CCRB 值计算方法可参考之后的内容。

因有两种类型的音频 PWM 输出波形，差分模式和单端输出模式。下方的范例及计算方法将基于这两种波形类型分别说明。

范例 1 – 音频 PWM 输出差分模式，DIN[15:0]=4000H


例如 DIN[15:0]=4000H (无符号语音数据)，若 ATP_PWM1 和 ATP_PWM2 产生如下所示的差分 PWM 输出，CCRA/CCRB 计算方法如下。

DIN[15:0]=4000H, DINB[15:0]=~DIN[15:0]=BFFFH

取高八位值：DIN[15:8]=40H=64, DINB[15:8]=BFH=191

ATP_PWM1: 8-bit DIN[15:8]=40H=64=CCRA, Duty=64/256≈25%

ATP_PWM2: 8-bit DINB[15:8]=BFH=191=CCRB, Duty=191/256≈75%



范例 2 – 音频 PWM 输出差分模式，DIN[15:0]=C000H


例如 DIN[15:0]=C000H (无符号语音数据)，若 ATP_PWM1 和 ATP_PWM2 产生如下所示的差分 PWM 输出，CCRA/CCRB 计算方法如下。

DIN[15:0]=C000H, DINB[15:0]=~DIN[15:0]=3FFFH

取高八位值：DIN[15:8]=C0H=192, DINB[15:8]=3FH=63

ATP_PWM1: 8-bit DIN[15:8]=C0H=192=CCRA, Duty=192/256≈75%

ATP_PWM2: 8-bit DINB[15:8]=3FH=63=CCRB, Duty=63/256≈25%



通过以上范例 1 ~ 范例 2，可归纳出由 DIN[15:0] 无符号语音数据产生差分 PWM 输出，CCRA/CCRB 寄存器值的计算公式：

$$CCRA = \text{DIN}[15:8]$$

$$CCRB = \text{DINB}[15:8] = \sim \text{DIN}[15:8]$$

下表列出了要产生差分 PWM 输出，ATP_PWM1 和 ATP_PWM2 输出信号占空

比和对应 CCRA 和 CCRB 的取值。

DIN[15:0] (无符号语音数据)	ATP_PWM1 输出	ATP_PWM2 输出	CCRA/CCRB 设定值
(00H,00H)	Pulse Duty≈0%	Pulse Duty≈100%	CCRA=DIN[15:8]=00H CCRB=~DIN[15:8]=FFH
(20H,00H)	Pulse Duty≈12.5%	Pulse Duty≈87.5%	CCRA=DIN[15:8]=20H CCRB=~DIN[15:8]=DFH
(40H,00H)	Pulse Duty≈25%	Pulse Duty≈75%	CCRA=DIN[15:8]=40H CCRB=~DIN[15:8]=BFH
(60H,00H)	Pulse Duty≈37.5%	Pulse Duty≈62.5%	CCRA=DIN[15:8]=60H CCRB=~DIN[15:8]=9FH
(80H,00H)	Pulse Duty≈50%	Pulse Duty≈50%	CCRA=DIN[15:8]=80H CCRB=~DIN[15:8]=7FH
(A0H,00H)	Pulse Duty≈62.5%	Pulse Duty≈37.5%	CCRA=DIN[15:8]=A0H CCRB=~DIN[15:8]=5FH
(C0H,00H)	Pulse Duty≈75%	Pulse Duty≈25%	CCRA=DIN[15:8]=C0H CCRB=~DIN[15:8]=3FH
(E0H,00H)	Pulse Duty≈87.5%	Pulse Duty≈12.5%	CCRA=DIN[15:8]=E0H CCRB=~DIN[15:8]=1FH
(FFH,FFH)	Pulse Duty≈100%	Pulse Duty≈0%	CCRA=DIN[15:8]=FFH CCRB=~DIN[15:8]=00H

CCRA/CCRB 值 – 音频 PWM 输出差分模式

范例 3 – 音频 PWM 输出单端模式, DIN[15:0]=4000H


例如 DIN[15:0]=4000H(无符号语音数据), 若 ATP_PWM1 和 ATP_PWM2 产生如下所示的单端 PWM 输出, CCRA/CCRB 计算方法如下。

DIN[15:0]=4000H, DINB[15:0]=~DIN[15:0]=BFFFH

取 DINB 的 bit 14~bit 7: DINB[14:7]=7FH=127

ATP_PWM1: 因 DIN[15]=0, 则 CCRA=0, Duty=0/256≈0%

ATP_PWM2: DINB[14:7]=7FH=127=CCRB, Duty=127/256≈50%



范例 4 – 音频 PWM 输出单端模式, DIN[15:0]=C000H


例如 DIN[15:0]=C000H(无符号语音数据), 若 ATP_PWM1 和 ATP_PWM2 产生如下所示的单端 PWM 输出, CCRA/CCRB 计算方法如下。

DIN[15:0]=C000H, DINB[15:0]=~DIN[15:0]=3FFFH

取 DIN 的 bit 14~bit 7: DIN[14:7]=80H=128

ATP_PWM1: DIN[14:7]=80H=128=CCRA, Duty=128/256≈50%

ATP_PWM2: 因 DIN[15]=1, 则 CCRB=0, Duty=0/256≈0%



通过以上范例 3 ~ 范例 4，可归纳出由 DIN[15:0] 无符号语音数据产生单端 PWM 输出，CCRA/CCRB 寄存器值的计算公式：

- (1) 若 DIN[15]=0，CCRA=0 (ATP_PWM1 输出 0)，CCRB= \sim DIN[14:7]
- (2) 若 DIN[15]=1，CCRA=DIN[14:7]，CCRB=0 (ATP_PWM2 输出 0)


下表列出了要产生单端 PWM 输出，ATP_PWM1 和 ATP_PWM2 输出信号占空比和对应 CCRA 和 CCRB 的取值。

DIN[15:0] (无符号语音数据)	ATP_PWM1 输出	ATP_PWM2 输出	CCRA/CCRB 设定值
(00H,00H)	0	Pulse Duty \approx 100%	CCRA=00H CCRB= \sim DIN[14:7]=FFH
(20H,00H)	0	Pulse Duty \approx 75%	CCRA=00H CCRB= \sim DIN[14:7]=BFH
(40H,00H)	0	Pulse Duty \approx 50%	CCRA=00H CCRB= \sim DIN[14:7]=7FH
(60H,00H)	0	Pulse Duty \approx 25%	CCRA=00H CCRB= \sim DIN[14:7]=3FH
(80H,00H)	0	0	CCRA=DIN[14:7]=00H CCRB=00H
(A0H,00H)	Pulse Duty \approx 25%	0	CCRA=DIN[14:7]=40H CCRB=00H
(C0H,00H)	Pulse Duty \approx 50%	0	CCRA=DIN[14:7]=80H CCRB=00H
(E0H,00H)	Pulse Duty \approx 75%	0	CCRA=DIN[14:7]=C0H CCRB=00H
(FFH,FFH)	Pulse Duty \approx 100%	0	CCRA=DIN[14:7]=FFH CCRB=00H

CCRA/CCRB 值 – 音频 PWM 输出单端模式

内部电源供电

该单片机内部集成一个 LDO，用于产生稳定的电源电压，其基本功能操作如下图所示。内部的 LDO 电路为内部电路或外部器件提供了一个固定电压。LDO 可提供 2.4V、2.6V、2.2V 或 2.3V 四个输出电压，通过 PWRC 寄存器中的 LDOVS1~LDOVS0 位选择。LDO 功能可由 LDOEN 位控制，可将其关闭以降低功耗。V_{OREG} 电压可为内部参考电压发生器、D/A 转换器、运算放大器功能和生物阻抗分析功能供电。



内部电源供电方框图

• PWRC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	LDOEN	—	—	—	—	LDOBPS	LDOVS1	LDOVS0
R/W	R/W	—	—	—	—	R/W	R/W	R/W
POR	0	—	—	—	—	0	0	0

Bit 7 **LDOEN**: LDO 功能控制位

0: 除能
1: 使能

如果 LDO 除能，将不产生功耗，LDO 会在一个内部小下拉电阻的作用下输出低电平。

Bit 6~3 未定义，读为“0”

Bit 2 **LDOBPS**: LDO 旁路功能控制位


0: 除能
1: 使能

Bit 1~0 **LDOVS1~LDOVS0**: LDO 输出电压选择位

00: 2.4V
01: 2.6V
10: 2.2V
11: 2.3V

内部参考电压发生器

该单片机包含一个内部参考电压发生器，以提供精准的参考电压 V_{IREF} 用于 24-bit Delta Sigma A/D 转换器或 12-bit D/A 转换器，详细请参阅内部参考电压电气特性章节。此功能由 V_{OREG} 供电。



注： $V_{DACVREF}$ 电压由 IREFEN 位和 DACVRS[1:0] 位控制。

IREFEN	DACVRS1	DACVRS0	$V_{DACVREF}$ 电压
0	0	0	浮空
0	0	1	浮空
0	1	0	V_{OREG}
0	1	1	浮空
1	0	0	V_{IREF}
1	0	1	V_{IREF}
1	1	0	V_{OREG}
1	1	1	浮空

内部参考电压寄存器介绍

内部参考电压发生器由两个寄存器控制。IREFC 寄存器用于使能 / 除能控制，PVREF 寄存器用于对参考电压进行微调。

寄存器名称	位							
	7	6	5	4	3	2	1	0
IREFC	OP1DO	—	—	IREFEN	—	—	DACVRS1	DACVRS0
PVREF	D7	D6	D5	D4	D3	D2	D1	D0

内部参考电压寄存器列表

• IREFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OP1DO	—	—	IREFEN	—	—	DACVRS1	DACVRS0
R/W	R	—	—	R/W	—	—	R/W	R/W
POR	0	—	—	0	—	—	0	0

Bit 7 **OP1DO**: OPA1 数字输出，逻辑正
 详见运算放大器章节。

Bit 6~5 未定义，读为“0”

Bit 4 **IREFEN**: 内部参考电压发生器控制位
 0: 除能
 1: 使能

此位用于控制内部参考电压发生器的开 / 关。当此位置 1 时，内部参考电压 V_{IREF} 可用作参考电压。若设置此位为零，内部参考电压发生器将进入暂停模式，输出浮空。若此参考电压不提供给任何电路使用，应将此位清零以节省功耗。

- Bit 3~2 未定义，读为“0”
- Bit 1~0 **DACVRS1~DACVRS0**: 12-bit D/A 转换器参考电压 $V_{DACVREF}$ 选择位
 - 00/01: V_{IREF}
 - 10: V_{OREG}
 - 11: 浮空


● PVREF 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 内部参考电压发生器微调控制
 通过设置此寄存器可以对内部参考电压进行微调，调整幅度为 $-60mV \sim +60mV$ (基于 $PVREF=80H$)。PVREF 寄存器的值每增加一，输出的参考电压将减少约 $500\mu V$ ；反之，每减少一，将增加约 $500\mu V$ 。

D/A 转换器 – DAC

该单片机包含两个 12-bit D/A 转换器，可提供 $0 \sim V_{DACVREF}$ 的电压由内部路径给 OPA 正输入端使用。D/A 转换器输出电压 V_{DACnO} 可通过 A/D 转换器测量。此功能由 V_{OREG} 供电。



D/A 转换器结构 (n=1~2, x=0~7)

D/A 转换器寄存器介绍

D/A 转换器所有功能由一系列寄存器控制。IREFC 寄存器中的 DACVRS1~DACVRS0 可用于选择 D/A 转换器参考电压，AFEDAnC 寄存器用于 D/A 转换器的使能 / 除能控制，还有两个寄存器为一对 12-bit 寄存器 AFEDAnH 和 AFEDAnL 用于 D/A 转换器输出控制。其余寄存器用于开关状态控制。

寄存器名称	位							
	7	6	5	4	3	2	1	0
IREFC	OP1DO	—	—	IREFEN	—	—	DACVRS1	DACVRS0
AFEDAnC	—	—	—	—	—	—	AFEDAnCM1	AFEDAnCM0
AFEDAnL	D3	D2	D1	D0	—	—	—	—
AFEDAnH	D11	D10	D9	D8	D7	D6	D5	D4
ASWAIx (x=0~4)	AIxDA1	AIxDA2	AIxSINO	AIxADIP	AIxADIN	AIxOP2N	AIxOP1N	—
ASWAIx (x=5~7)	AIxDA1	AIxDA2	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O

D/A 转换器寄存器列表 (n=1~2)

● IREFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OP1DO	—	—	IREFEN	—	—	DACVRS1	DACVRS0
R/W	R	—	—	R/W	—	—	R/W	R/W
POR	0	—	—	0	—	—	0	0

- Bit 7 **OP1DO**: OPA1 数字输出, 逻辑正
详见运算放大器章节。
- Bit 6~5 未定义, 读为“0”
- Bit 4 **IREFEN**: 内部参考电压发生器控制位
详见内部参考电压发生器章节。
- Bit 3~2 未定义, 读为“0”
- Bit 1~0 **DACVRS1~DACVRS0**: 12-bit D/A 转换器参考电压 V_{DACREF} 选择位
00/01: V_{IREF}
10: V_{OREG}
11: 浮空

● AFEDAnC 寄存器 (n=1~2)

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	AFEDAnCM1	AFEDAnCM0
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

- Bit 7~2 未定义, 读为“0”
- Bit 1~0 **AFEDAnCM1~AFEDAnCM0**: 12-bit D/A 转换器模式控制位
00: DACn 除能, 输出处于高阻抗状态
01/11: DACn 使能
10: DACn 除能, 输出为接地状态

● AFEDAnH & AFEDAnL 寄存器 (n=1~2)

寄存器	AFEDAnH								AFEDAnL							
	Bit	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1
Name	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	—	—	—	—
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	—	—	—	—
POR	0	0	0	0	0	0	0	0	0	0	0	0	—	—	—	—

“—”: 未定义, 读为“0”

- D11~D0**: 12-bit D/A 转换器输出控制位
AFEDAnH 寄存器的 bit 7~bit 0 结合 AFEDAnL 寄存器的 bit 7~bit 4 形成了一个 12-bit DAC 值, 范围为 0~4095。
DAC 输出电压 $V_{DACnO} = V_{DACREF} \times (\text{DAC 值} / 4096)$ 。
注: 需先写入 AFEDAnL 后再写入 AFEDAnH 寄存器。

● ASWAIx 寄存器 (x=0~4)

Bit	7	6	5	4	3	2	1	0
Name	AIxDA1	AIxDA2	AIxSINO	AIxADIP	AIxADIN	AIxOP2N	AIxOP1N	—
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	—
POR	0	0	0	0	0	0	0	—

- Bit 7 **AIxDA1**: DAC10 接到 AIx 引脚开关控制
0: Off
1: On

Bit 6 **AIxDA2**: DAC2O 接到 AIx 引脚开关控制
0: Off
1: On

Bit 5~1 详见其他章节

Bit 0 未定义, 读为 “0”

注: 以上各寄存器若对 AIx 超过一组同时设置为 On, 会使对应的 AIx 短路, 使用时请确认设置符合需求。例如当 AI0DA1 与 AI0DA2 同时为 On 时, AI0 会短路。

● **ASWAIx 寄存器 (x=5~7)**

Bit	7	6	5	4	3	2	1	0
Name	AIxDA1	AIxDA2	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **AIxDA1**: DAC1O 接到 AIx 引脚开关控制
0: Off
1: On


Bit 6 **AIxDA2**: DAC2O 接到 AIx 引脚开关控制
0: Off
1: On

Bit 5~0 详见其他章节

注: 以上各寄存器若对 AIx 超过一组同时设置为 On, 会使对应的 AIx 短路, 使用时请确认设置符合需求。例如当 AI5DA1 与 AI5DA2 同时为 On 时, AI5 会短路。

运算放大器 – OPA

该单片机包含两个运算放大器 OPA1 和 OPA2，可用于测量应用产品。12-bit D/A 转换器可提供 $0 \sim V_{DACVREF}$ 的电压由内部路径给 OPA 正输入端使用。这两个运算放大器分别通过控制开关 S0~S2 和 S4~S6 提供两种工作模式。此功能由 V_{OREG} 供电。



运算放大器结构

运算放大器寄存器介绍

内部运算放大器的所有操作由一系列寄存器控制。OPA1C 和 OPA2C 寄存器用于 OPA1 和 OPA2 功能的使能 / 除能控制，搭配 IREFC 和 OPA3C 寄存器中的 OP1DO 和 OP2DO 位可用于输入失调校准等。其余寄存器用于开关状态控制。

寄存器名称	位							
	7	6	5	4	3	2	1	0
IREFC	OP1DO	—	—	IREFEN	—	—	DACVRS1	DACVRS0
OPA1C	OPA1OFM	OPA1RS	OPA1EN	OPA1OF4	OPA1OF3	OPA1OF2	OPA1OF1	OPA1OF0
OPA2C	OPA2OFM	OPA2RS	OPA2EN	OPA2OF4	OPA2OF3	OPA2OF2	OPA2OF1	OPA2OF0
OPA3C	OPA3EN	IQ_FWR	OP2DO	—	OP3G3	OP3G2	OP3G1	OP3G0

寄存器名称	位							
	7	6	5	4	3	2	1	0
ASWAIx (x=0~4)	AIxDA1	AIxDA2	AIxSINO	AIxADIP	AIxADIN	AIxOP2N	AIxOP1N	—
ASWAIx (x=5~7)	AIxDA1	AIxDA2	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
ASWAIx (x=8~9)	—	—	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
ASWDAC	VGGND	—	—	—	DA1OP1P	DA1OP2P	DA2OP1P	DA2OP2P

运算放大器寄存器列表

• IREFC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OP1DO	—	—	IREFEN	—	—	DACVRS1	DACVRS0
R/W	R	—	—	R/W	—	—	R/W	R/W
POR	0	—	—	0	—	—	0	0

- Bit 7 **OP1DO**: OPA1 数字输出, 逻辑正
 当 OPA1 功能除能时, OP1DO 位将清零。
 当 OPA1OFM 位置高时, OP1DO 值定义为 OPA1 输出状态。请参考失调校准程序。
- Bit 6~5 未定义, 读为 “0”
- Bit 4 **IREFEN**: 内部参考电压发生器控制位
 详见内部参考电压发生器章节。
- Bit 3~2 未定义, 读为 “0”
- Bit 1~0 **DACVRS1~DACVRS0**: 12-bit D/A 转换器参考电压 $V_{DACVREF}$ 选择位
 详细描述见 D/A 转换器章节。

• OPA1C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OPA1OFM	OPA1RS	OPA1EN	OPA1OF4	OPA1OF3	OPA1OF2	OPA1OF1	OPA1OF0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7 **OPA1OFM**: OPA1 正常模式或输入失调电压校准模式选择位
 0: 正常模式
 1: 输入失调电压校准模式
 当选择输入失调电压校准模式时, 应选择正输入端作为参考电压输入端。
- Bit 6 **OPA1RS**: OPA1 输入失调电压校准参考选择位
 0: 选择 OP1N 作为参考输入
 1: 选择 OP1P 作为参考输入
 注: 仅当 OPA1RS=1 时, 才可执行 OPA1 输入失调电压校准。
- Bit 5 **OPA1EN**: OPA1 使能 / 除能控制
 0: 除能
 1: 使能
- Bit 4~0 **OPA1OF4~OPA1OF0**: OPA1 输入失调电压校准控制位

● OPA2C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OPA2OFM	OPA2RS	OPA2EN	OPA2OF4	OPA2OF3	OPA2OF2	OPA2OF1	OPA2OF0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7 **OPA2OFM**: OPA2 正常模式或输入失调电压校准模式选择位
 0: 正常模式
 1: 输入失调电压校准模式
 当选择输入失调电压校准模式时, 应选择正输入端作为参考电压输入端。
- Bit 6 **OPA2RS**: OPA2 输入失调电压校准参考选择位
 0: 选择 OP2N 作为参考输入
 1: 选择 OP2P 作为参考输入
 注: 仅当 OPA2RS=1 时, 才可执行 OPA2 输入失调电压校准。
- Bit 5 **OPA2EN**: OPA2 使能 / 除能控制
 0: 除能
 1: 使能
- Bit 4~0 **OPA2OF4~OPA2OF0**: OPA2 输入失调电压校准控制位

● OPA3C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	OPA3EN	IQ_FWR	OP2DO	—	OP3G3	OP3G2	OP3G1	OP3G0
R/W	R	R/W	R	—	R/W	R/W	R/W	R/W
POR	0	0	0	—	0	0	0	0

- Bit 7 **OPA3EN**: OPA3 使能 / 除能控制状态
 详见生物阻抗分析功能章节。
- Bit 6 **IQ_FWR**: IQ/FWR 模式选择
 详见生物阻抗分析功能章节。
- Bit 5 **OP2DO**: OPA2 数字输出; 逻辑正
 当 OPA2 功能除能时, OP2DO 位将清零。
 当 OPA2OFM 位置高时, OP2DO 值定义为 OPA2 输出状态。请参考失调校准程序。
- Bit 4 未定义, 读为 “0”
- Bit 3~0 **OP3G3~OP3G0**: OPA3 增益控制
 详见生物阻抗分析功能章节。

● ASWAIx 寄存器 (x=0~4)

Bit	7	6	5	4	3	2	1	0
Name	AIxDA1	AIxDA2	AIxSINO	AIxADIP	AIxADIN	AIxOP2N	AIxOP1N	—
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	—
POR	0	0	0	0	0	0	0	—

- Bit 7~3 详见其他章节
- Bit 2 **AIxOP2N**: OP2N 接到 AIx 引脚开关控制
 0: Off
 1: On
- Bit 1 **AIxOP1N**: OP1N 接到 AIx 引脚开关控制
 0: Off
 1: On
- Bit 0 未定义, 读为 “0”
- 注: 以上各寄存器若对 AIx 超过一组同时设置为 On, 会使对应的 AIx 短路, 使用时请确认设置符合需求。

• ASWAIx 寄存器 (x=5~7)

Bit	7	6	5	4	3	2	1	0
Name	AIxDA1	AIxDA2	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~4 详见其他章节

Bit 3 **AIxOP2P**: OP2P 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 2 **AIxOP2O**: OP2O 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 1 **AIxOP1P**: OP1P 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 0 **AIxOP1O**: OP1O 接到 AIx 引脚开关控制
 0: Off
 1: On

注：以上各寄存器若对 AIx 超过一组同时设置为 On，会使对应的 AIx 短路，使用时请确认设置符合需求。

• ASWAIx 寄存器 (x=8~9)

Bit	7	6	5	4	3	2	1	0
Name	—	—	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6 未定义，读为“0”

Bit 5~4 详见其他章节

Bit 3 **AIxOP2P**: OP2P 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 2 **AIxOP2O**: OP2O 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 1 **AIxOP1P**: OP1P 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 0 **AIxOP1O**: OP1O 接到 AIx 引脚开关控制
 0: Off
 1: On

注：以上各寄存器若对 AIx 超过一组同时设置为 On，会使对应的 AIx 短路，使用时请确认设置符合需求。

● ASWDAC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	VGGND	—	—	—	DA1OP1P	DA1OP2P	DA2OP1P	DA2OP2P
R/W	R/W	—	—	—	R/W	R/W	R/W	R/W
POR	0	—	—	—	0	0	0	0

- Bit 7 **VGGND**: VG 接到地开关控制
 0: Off
 1: On
- Bit 6~4 未定义, 读为 “0”
- Bit 3 **DA1OP1P**: DAC10 接到 OP1P 开关控制
 0: Off
 1: On
- Bit 2 **DA1OP2P**: DAC10 接到 OP2P 开关控制
 0: Off
 1: On
- Bit 1 **DA2OP1P**: DAC20 接到 OP1P 开关控制
 0: Off
 1: On
- Bit 0 **DA2OP2P**: DAC20 接到 OP2P 开关控制
 0: Off
 1: On

注: DA1OP1P 和 DA2OP1P 同时只能有一个导通。
 DA1OP2P 和 DA2OP2P 同时只能有一个导通。


输入失调校准

OPA1C 和 OPA2C 寄存器的 OPAnOFM 位用于选择 OPAn 的工作模式, 即正常操作或输入失调校准模式。必须要设置 OPAnRS 位为 1, 才可执行输入失调电压校准。运算放大器输入失调电压校准的步骤如下所示:

- 步骤 1. 设置 OPAnOFM=1 和 OPAnRS=1, 使 OPAn 进入失调电压校准模式。
 S0 和 S2 开关或 S4 和 S6 开关 ON, 为确保校准后 Vos 降到最小值, 校准模式的输入参考电压大小必须与正常操作模式的输入直流工作电压相同。
- 步骤 2. 设置 OPAnOF[4:0]=00000, 读取 OPnDO 位的状态。
- 步骤 3. 设置 OPAnOF[4:0]=OPAnOF[4:0]+1, 然后读取 OPnDO 位的状态。
 如果 OPnDO 位未改变, 重复步骤 3 直到 OPnDO 位状态发生改变;
 如果 OPnDO 位发生改变, 记录此时 OPAnOF[4:0] 值为 Vos1, 接着执行步骤 4。
- 步骤 4. 设置 OPAnOF[4:0]=11111, 读取 OPnDO 位的状态。
- 步骤 5. 设置 OPAnOF[4:0]=OPAnOF[4:0]-1, 然后读取 OPnDO 位的状态。
 如果 OPnDO 位未改变, 重复步骤 5 直到 OPnDO 位状态发生改变;
 如果 OPnDO 位发生改变, 记录此时 OPAnOF[4:0] 值为 Vos2, 接着执行步骤 6。
- 步骤 6. 将计算得到的 Vos 值存储到 OPAnOF[4:0] 位中, 校准完成。
 其中 $V_{os} = (V_{os1} + V_{os2}) / 2$; 若 $(V_{os1} + V_{os2}) / 2$ 不是整数, 则舍弃小数部分。

生物阻抗分析功能

生物阻抗分析电路由一个正弦波发生器、一个放大器和一个滤波器组成。该电路具有较大的灵活性的设计，且功能集成度高，可实现生物阻抗分析的功能。此功能由 V_{OREG} 供电。



生物阻抗分析电路

正弦波发生器


正弦波发生器由分频器、6-bit 计数器、数据存储器和 10-bit D/A 转换器和 OPA0 组成。该电路会产生一个频率范围为 5kHz~500kHz 的正弦波，并使用 64×10 位的数据存储器来存储正弦波形。分频器将以 DN/M 的倍数来生成时钟用于计数器。相关的细节请参考下列公式。

- 系统时钟 / M = 正弦波频率
- 系统时钟 \times (DN/M) = 计数器的计数率
- M 必须是 N 和 8 的倍数
- $M=N \times DN$
- DN: 一个正弦波周期的数据序列编号 ($DN \leq 64$)

更多细节请参考下表：


系统频率	4MHz			8MHz			12MHz		
正弦波频率 (kHz)	500	50	5	500	50	5	500	50	5
M	8	80	800	16	160	1600	24	240	2400
N	1	2	20	1	4	25	1	5	50
DN	8	40	40	16	40	64	24	48	48

注：该正弦波发生器电路由 10-bit D/A 转换器和平滑滤波器组成，滤波器在 -3dB 处的输出频率等于 489kHz。当输出频率在 500kHz 时，输出波振幅会减小，因此不可能达到全范围 $V_{OREG} \sim 0$ 。



该正弦波发生器电路可以产生一个 $P_0 \sim P_{DN-1}$ 的正弦波，并将数据存储于数据存储器 Sector 3 中的 $00H \sim 7FH$ 地址范围内。正弦波数据 bit[7:0] 存储在偶数地址，而正弦波数据 bit[9:8] 存储在奇数地址，如下图所示。一旦正弦波发生器使能，CPU 将无法对这个数据存储器区域进行读写，但正弦波发生器可读取该数据存储器数据并将其传送到 10-bit D/A 转换器。

单片机从数据存储器中读取完整的正弦波数据，然后在 AIx 引脚上生成实际正弦波形。



生物阻抗分析寄存器

生物阻抗分析功能的操作由一系列的寄存器控制。

寄存器名称	位							
	7	6	5	4	3	2	1	0
SGC	SGEN	DEMEN	—	—	—	—	—	—
SGN	D7	D6	D5	D4	D3	D2	D1	D0
SGDN	—	—	D5	D4	D3	D2	D1	D0
SWC	IQMODS11	IQMODS10	IQMODS01	IQMODS00	—	MOD1CAP2	MOD1CAP1	MOD1CAP0
OPA3C	OPA3EN	IQ_FWR	OP2DO	—	OP3G3	OP3G2	OP3G1	OP3G0
ASWAIx (x=0~4)	AIxDA1	AIxDA2	AIxSINO	AIxADIP	AIxADIN	AIxOP2N	AIxOP1N	—
ASWAIx (x=5~7)	AIxDA1	AIxDA2	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
ASWAIx (x=8~9)	—	—	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O

生物阻抗分析寄存器列表

● SGC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SGEN	DEMEN	—	—	—	—	—	—
R/W	R	R/W	—	—	—	—	—	—
POR	0	0	—	—	—	—	—	—

- Bit 7 **SGEN**: 正弦波发生器状态
0: 除能
1: 使能
当此位为“0”，OPA0 和 10-bit D/A 转换器处于暂停模式。
- Bit 6 **DEMEN**: 解调器使能控制
0: 除能
1: 使能
要开始进行相位测量时，应用程序需将 DEMEN 位设为 1，硬件将依照时序重置解调器并使能正弦波发生器与 OPA3。结束相位测量时，应用程序需将 DEMEN 位清零，硬件自动除能正弦波发生器与 OPA3 以避免耗电。
- Bit 5~0 未定义，读为“0”

● SGN 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~0 **D7~D0**: 系统时钟倍频 (N)
系统时钟倍频 (N)=D[7:0]+1。

● SGDN 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	D5	D4	D3	D2	D1	D0
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

- Bit 7~6 未定义，读为“0”
- Bit 5~0 **D5~D0**: 采样数据序列号
正弦波一整个周期数据的数值存储在数据存储器中的 Sector 3 中，DN 等于 D[5:0]+1。当正弦波发生器处于 IQ 模式时，DN 值需要为 8 的整数倍才能正常使用。

● SWC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	IQMODS11	IQMODS10	IQMODS01	IQMODS00	—	MOD1CAP2	MOD1CAP1	MOD1CAP0
R/W	R/W	R/W	R/W	R/W	—	R/W	R/W	R/W
POR	0	0	1	0	—	0	0	0

- Bit 7~4 **IQMODS11~IQMODS00**: IQ 模式开关控制
0000:
MOD1OP&MOD1ON: I
MOD2OP&MOD2ON: 浮空
0001:
MOD1OP&MOD1ON: Q
MOD2OP&MOD2ON: 浮空

0010:
MOD1OP&MOD1ON: I
MOD2OP&MOD2ON: Q

0011:
MOD1OP&MOD1ON: Q
MOD2OP&MOD2ON: I

其他值: 保留

Bit 3 未定义, 读为“0”

Bit 2~0 **MOD1CAP2~MOD1CAP0**: MOD1OP&MOD1ON 内部电容值
000: 浮空
001: 25pF
010: 37.5pF
011: 50pF
100: 62.5pF
101: 75pF
110: 87.5pF
111: 100pF

● **OPA3C 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	OPA3EN	IQ_FWR	OP2DO	—	OP3G3	OP3G2	OP3G1	OP3G0
R/W	R	R/W	R	—	R/W	R/W	R/W	R/W
POR	0	0	0	—	0	0	0	0

Bit 7 **OPA3EN**: OPA3 使能 / 除能控制状态
0: 除能
1: 使能

Bit 6 **IQ_FWR**: IQ/FWR 模式选择
0: IQ 模式
1: FWR 模式

Bit 5 **OP2DO**: OPA2 数字输出; 逻辑正
详见运算放大器章节。

Bit 4 未定义, 读为“0”

Bit 3~0 **OP3G3~OP3G0**: OPA3 增益控制
0001: 1.14
0010: 1.31
0011: 1.5
0100: 1.73
0101: 2
0110: 2.33
0111: 2.75
1000: 3.285
1001: 4
1010: 5
其他值: 1

● ASWAIx 寄存器 (x=0~4)

Bit	7	6	5	4	3	2	1	0
Name	AIxDA1	AIxDA2	AIxSINO	AIxADIP	AIxADIN	AIxOP2N	AIxOP1N	—
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	—
POR	0	0	0	0	0	0	0	—

Bit 7~6 详见其他章节

Bit 5 **AIxSINO**: SINO 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 4 **AIxADIP**: ADIP 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 3 **AIxADIN**: ADIN 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 2~1 详见其他章节

Bit 0 未定义, 读为“0”

注: 以上各寄存器若对 AIx 超过一组同时设置为 On, 会使对应的 AIx 短路, 使用时请确认设置符合需求。

● ASWAIx 寄存器 (x=5~7)

Bit	7	6	5	4	3	2	1	0
Name	AIxDA1	AIxDA2	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 详见其他章节

Bit 5 **AIxADIP**: ADIP 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 4 **AIxADIN**: ADIN 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 3~0 详见其他章节

注: 以上各寄存器若对 AIx 超过一组同时设置为 On, 会使对应的 AIx 短路, 使用时请确认设置符合需求。

● ASWAIx 寄存器 (x=8~9)

Bit	7	6	5	4	3	2	1	0
Name	—	—	AIxADIP	AIxADIN	AIxOP2P	AIxOP2O	AIxOP1P	AIxOP1O
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

Bit 7~6 未定义, 读为“0”

Bit 5 **AIxADIP**: ADIP 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 4 **AIxADIN**: ADIN 接到 AIx 引脚开关控制
 0: Off
 1: On

Bit 3~0 详见其他章节

注: 以上各寄存器若对 AIx 超过一组同时设置为 On, 会使对应的 AIx 短路, 使用时请确认设置符合需求。


A/D 转换器

对于大多数电子系统而言，处理现实世界的模拟信号是共同的需求。为了完全由单片机来处理这些信号，首先需要通过 A/D 转换器将模拟信号转换成数字信号。将 A/D 转换器电路集成入单片机，可有效的减少外部器件，随之而来，具有降低成本和减少器件空间需求的优势。

A/D 转换器简介

此单片机包含一个高精度多通道的 24-bit Delta Sigma A/D 转换器，它可以直接接入外部模拟信号（来自传感器或其它控制信号）并直接将这些信号转换成 24 位的数字量。

另外，A/D 转换器输入信号的放大增益由 PGA 增益控制、A/D 转换器增益控制和 A/D 转换器参考电压增益控制共同确定。设计者可以选择较佳增益组合为输入信号提供所需的放大增益。下面的方框图说明了 A/D 转换器的基本操作功能。A/D 转换器外部输入通道由 6 个单端 A/D 输入通道或 3 组差分输入通道组成。在 PGA 进入 24 位 Delta Sigma A/D 转换器之前，输入信号被放大。Delta Sigma A/D 转换调制器将 1-bit 转换后的数据输出到 SINC 滤波器，然后会转换成 24-bit 的数据，并将它们存储到指定的数据寄存器。这种高精度和高性能的特点，使得该单片机非常适用于差分输出传感器应用，如体重秤及相关产品。



注：PGA 和 A/D 转换器是由 AV_{DD} 和 AV_{SS} 供电。SINC 滤波器是由 V_{DD} 和 V_{SS} 供电。

A/D 转换器结构

A/D 转换寄存器介绍

A/D 转换器的所有工作由一系列寄存器控制。3 个只读寄存器用来存放 24 位 A/D 转换数据的值。剩下的控制寄存器设置增益和 A/D 转换器的功能控制。

寄存器名称	位							
	7	6	5	4	3	2	1	0
PGAC0	PGABPS	VGS1	VGS0	AGS1	AGS0	PGAS2	PGAS1	PGAS0
PGAC1	PGABPBUF	INIS	INX1	INX0	DCSET2	DCSET1	DCSET0	—
PGACS	CHSN3	CHSN2	CHSN1	CHSN0	CHSP3	CHSP2	CHSP1	CHSP0
ADRL	D7	D6	D5	D4	D3	D2	D1	D0
ADRM	D15	D14	D13	D12	D11	D10	D9	D8
ADRH	D23	D22	D21	D20	D19	D18	D17	D16
ADCR0	—	FLMS2	FLMS1	FLMS0	ADOR3	ADOR2	ADOR1	ADOR0
ADCR1	VREFPS	—	ADCDL	EOC	ADRST	ADOFF	ADSLP	EDGE_SEL
ADCS	—	—	—	ADCK4	ADCK3	ADCK2	ADCK1	ADCK0
CHOP	D7	D6	D5	D4	D3	D2	R_FILSEL	R_CKCHOP

A/D 转换寄存器列表

可编程增益放大器寄存器 – PGAC0, PGAC1, PGACS

有三个与可编程增益相关的控制寄存器，PGAC0、PGAC1 和 PGACS。PGAC0 寄存器用于选择 PGA 增益、A/D 转换器增益、A/D 转换器参考电压增益和 PGA 旁路控制。PGAC1 寄存器用于定义输入端连接、PGA 使能 / 除能控制和 PGA 旁路增益有 / 无缓冲控制。PGACS 寄存器用于选择 PGA 的输入端信号。因此，必须通过 CHSP3~CHSP0 和 CHSN3~CHSN0 位来选择外部模拟输入、OPA 输入、DAC 输出或内部电源中的哪些被连接到内部差分 A/D 转换器。

• PGAC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PGABPS	VGS1	VGS0	AGS1	AGS0	PGAS2	PGAS1	PGAS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **PGABPS:** PGA DI+/DI- 差分通道输入旁路选择

0: 无旁路
1: 有旁路

Bit 6~5 **VGS1~VGS0:** VREFP/VREFN 差分参考电压增益选择

00: VREFGN=1
01: VREFGN=1/2
10: VREFGN=1/4
11: 保留

Bit 4~3 **AGS1~AGS0:** A/D 转换器 PGAOP/PGAON 差分输入信号增益选择位

00: ADGN=1
01: ADGN=2
10: ADGN=4
11: 保留

Bit 2~0 **PGAS2~PGAS0:** PGA DI+/DI- 差分通道输入增益选择位

000: PGAGN=1
001: PGAGN=2
010: PGAGN=4
011: PGAGN=8
100: PGAGN=16
101: PGAGN=32
110: PGAGN=64
111: PGAGN=128

• PGAC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	PGABPBUF	INIS	INX1	INX0	DCSET2	DCSET1	DCSET0	—
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	—
POR	0	0	0	0	0	0	0	—

Bit 7 **PGABPBUF**: 带缓冲的 DI+/DI- 差分通道输入旁路增益

- 0: 无缓冲
- 1: 有缓冲


当 PGABPS=1, 使能 PGA 旁路电路时, 此位用于设置带缓冲或不带缓冲的输入信号旁路增益。

Bit 6 **INIS**: 选择输入端 IN1 和 IN2 内部连接控制位

- 0: 不连接
- 1: 连接

注: 为了确保输入信号不会对 ADC 电路造成未知的影响, 设置 ADOFF=1, 所有开关都会断开, 此时输入皆为浮空, INIS 没有功能。

Bit 5~4 **INX1~INX0**: 选择输入端 IN1/IN2 以及 PGA 差分输入端 DI+/DI- 连接控制位



Bit 3~1 **DCSET2~DCSET0**: 差分输入信号 PGAOP/PGAON 偏置选择位

- 000: DCSET=+0V
- 001: DCSET=+0.25×ΔVR_I
- 010: DCSET=+0.5×ΔVR_I
- 011: DCSET=+0.75×ΔVR_I
- 100: DCSET=+0V
- 101: DCSET=-0.25×ΔVR_I
- 110: DCSET=-0.5×ΔVR_I
- 111: DCSET=-0.75×ΔVR_I

ΔVR_I 是根据所选参考输入、通过特定增益放大后的差分参考电压。

Bit 0 未定义, 读为“0”

• PGACS 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CHSN3	CHSN2	CHSN1	CHSN0	CHSP3	CHSP2	CHSP1	CHSP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~4 **CHSN3~CHSN0**: 反相输入端 IN2 输入信号选择位

- 0000: ADIN
- 0001: ADIP
- 0010: MOD1ON
- 0011: MOD2ON
- 0100: IMOD1ON
- 0101: IMOD2ON
- 0110: DAC1O
- 0111: DAC2O
- 1000: AV_{DD}/6
- 1001: AV_{SS}
- 1010: AN0
- 1011: AN1

1100: AN2
1101: AN3
1110: AN4
1111: AN5

这些位用于选择反相端 IN2 输入信号。

Bit 3~0 **CHSP3~CHSP0**: 正相输入端 IN1 输入信号选择位

0000: ADIN
0001: ADIP
0010: MOD1OP
0011: MOD2OP
0100: IMOD1OP
0101: IMOD2OP
0110: DAC1O
0111: DAC2O
1000: $AV_{DD}/5$
1001: AV_{SS}
1010: AN0
1011: AN1
1100: AN2
1101: AN3
1110: AN4
1111: AN5

这些位用于选择正相端 IN1 输入信号。

A/D 转换器数据寄存器 – ADRL, ADRM, ADRH

对于具有 24 位 Delta Sigma A/D 转换器的单片机，需要 3 个数据寄存器存放转换结果，一个高字节寄存器 ADRH、一个中字节寄存器 ADRM 和一个低字节寄存器 ADRL。在 A/D 转换完毕后，单片机可以直接读取这些寄存器以获得转换结果。D23~D0 是 A/D 转换数据结果位。

● ADRL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	x	x	x	x	x	x	x	x

“x”：未知

Bit 7~0 **D7~D0**: A/D 转换数据寄存器 bit 7~bit 0

● ADRM 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R	R	R	R	R	R	R	R
POR	x	x	x	x	x	x	x	x

“x”：未知

Bit 7~0 **D15~D8**: A/D 转换数据寄存器 bit 15~bit 8

• ADRH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D23	D22	D21	D20	D19	D18	D17	D16
R/W	R	R	R	R	R	R	R	R
POR	x	x	x	x	x	x	x	x

“x”：未知

 Bit 7~0 **D23~D16**: A/D 转换数据寄存器 bit 23~bit 16

A/D 转换器控制寄存器 – ADCR0, ADCR1, ADCS

寄存器 ADCR0、ADCR1 和 ADCS 用来控制 A/D 转换器的功能和操作。这些 8 位的寄存器定义包括选择 A/D 转换器的时钟源、A/D 转换过采样率，并控制和监控 A/D 转换器的开始和转换结束状态等。

• ADCR0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	FLMS2	FLMS1	FLMS0	ADOR3	ADOR2	ADOR1	ADOR0
R/W	—	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	0	0	0	0	0	0	0

Bit 7 未定义，读为“0”

 Bit 6~4 **FLMS2~FLMS0**: A/D 转换器时钟 (f_{ADCK}) 分频比及采样数据加倍功能 (CHOP) 控制位

 000: CHOP=2, $f_{ADCK}=f_{MCLK}/30$

 010: CHOP=2, $f_{ADCK}=f_{MCLK}/12$

 100: CHOP=1, $f_{ADCK}=f_{MCLK}/30$

 110: CHOP=1, $f_{ADCK}=f_{MCLK}/12$

其他: 保留

若 CHOP=2, 为正常转换模式, 采样数据量加倍。若 CHOP=1, 则视为低延迟转换模式, 采样数据加倍功能关闭。

 Bit 3~0 **ADOR3~ADOR0**: A/D 转换器过采样率 (OSR) 选择

0000: OSR=32768

0001: OSR=16384

0010: OSR=8192

0011: OSR=4096

0100: OSR=2048

0101: OSR=1024

0110: OSR=512

0111: OSR=256

1000: OSR=128

其他: 保留

• ADCR1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	VREFPS	—	ADCDL	EOC	ADRST	ADOFF	ADSLP	EDGE_SEL
R/W	R/W	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	—	0	0	0	1	0	0

 Bit 7 **VREFPS**: A/D 转换器 VREFP 端参考电压选择

 0: $V_{DACVREF}$

 1: V_{OREG}

Bit 6 未定义，读为“0”

- Bit 5 **ADC DL**: A/D 转换器数据锁存功能控制位
 0: 除能数据锁存功能
 1: 使能数据锁存功能
 如果使能 A/D 转换数据锁存功能, 最新转换的数据将被锁存, 且不会更新后面的转换结果直到该功能被除能。虽然转换后的数据被锁存到数据寄存器, A/D 转换电路仍正常运行, 但并不产生中断, EOC 也不改变。建议在读取 ADRL、ADRM 和 ADRH 寄存器中的转换数据之前先将该位置高。读取后该位可清零以除能 A/D 转换器数据锁存功能, 以便存储后续转换的结果。这样可以防止在 A/D 转换器转换过程中得到不需要的数据。
- Bit 4 **EOC**: A/D 转换结束标志位
 0: A/D 转换中
 1: A/D 转换结束
 此位必须通过软件清零。
- Bit 3 **ADRST**: A/D 转换器软件复位控制
 0: 除能
 1: 使能
 此位用来复位 A/D 转换器内部数字 SINC 滤波器。此位为低时, A/D 转换正常工作, 若将此位设为高, 将复位内部数字 SINC 滤波器, 同时当前 A/D 转换数据失效。再清零此位, 将开始一次新的 A/D 转换。
- Bit 2 **ADOFF**: A/D 转换器模块电源开 / 关控制位
 0: A/D 转换器模块电源开
 1: A/D 转换器模块电源关
 此位控制 A/D 内部功能的电源。该位被清零将使能 A/D 转换器。如果该位设为高将关闭 A/D 转换器以降低功耗。由于 A/D 转换器在不执行转换动作时都会产生一定的功耗, 所以这在电源敏感的电池应用中需要多加注意。
 建议在进入空闲 / 休眠模式前, 设置 ADOFF=1 以减少功耗。无论 ADSLP 和 ADRST 位如何设置, ADOFF=1 将关闭 A/D 转换器模块的电源。
- Bit 1 **ADSLP**: A/D 转换器休眠模式控制位
 0: 正常模式
 1: 休眠模式
 此位用于在设置 ADOFF 位为低启动 A/D 转换器后控制 A/D 转换器休眠模式。当 A/D 转换器启动且该位为低, A/D 转换器将正常运行, 该位被置高将迫使 A/D 转换器进入休眠模式, 此时除 PGA 和内部 Bandgap 电路外整个 A/D 转换器电路将关闭, 这样可以减少功耗。
- Bit 0 **EDGE_SEL**: A/D 转换器锁存时钟选择位
 0: 正常
 1: 保留

● **ADCS 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	ADCK4	ADCK3	ADCK2	ADCK1	ADCK0
R/W	—	—	—	R/W	R/W	R/W	R/W	R/W
POR	—	—	—	0	0	0	0	0

Bit 7~5 未定义, 读为“0”

Bit 4~0 **ADCK4~ADCK0**: A/D 转换时钟源 f_{MCLK} 设置
 00000~11110: $f_{MCLK}=f_{SYS}/2/(ADCK[4:0]+1)$
 11111: $f_{MCLK}=f_{SYS}$

SINC 滤波器寄存器 – CHOP

有一个与 SINC 滤波器控制相关的寄存器, CHOP。该寄存器用于输出数字滤波器选择和斩波器功能控制。

• CHOP 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	R_FILSEL	R_CKCHOP
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	1	0	1	0	0	0	1	1

Bit 7~2 **D7~D2**: 保留位, 不可变

Bit 1 **R_FILSEL**: 输出数字滤波器选择位

0: SINC2 滤波器 (R_CKCHOP 应设为逻辑低), 数据延迟 = 3 个输出数据时钟

1: SINC3 滤波器 (R_CKCHOP 应设为逻辑高), 数据延迟 = 4 个输出数据时钟

Bit 0 **R_CKCHOP**: 系统斩波器功能选择位

0: 使能 (R_FILSEL 应设为逻辑低)

1: 除能 (R_FILSEL 应设为逻辑高)

A/D 转换器数据传输率的定义

Delta Sigma 型 A/D 转换器的数据传输率可以通过下面的公式计算:

SINC2 的数据传输率

$$\begin{aligned}
 &= f_{ADCK} / (\text{CHOP} \times \text{OSR}) \\
 &= (f_{MCLK}/N) / (\text{CHOP} \times \text{OSR}) \\
 &= f_{MCLK} / (N \times \text{CHOP} \times \text{OSR})
 \end{aligned}$$

SINC3 的数据传输率

$$\begin{aligned}
 &= f_{ADCK} / \text{OSR} \\
 &= (f_{MCLK}/N) / \text{OSR} \\
 &= f_{MCLK} / (N \times \text{OSR})
 \end{aligned}$$

f_{ADCK} : A/D 转换器时钟频率, 来自 f_{MCLK}/N ;

f_{MCLK} : A/D 转换器时钟源, 来自 f_{SYS} 或 $f_{SYS}/2/(ADCK[4:0]+1)$, 通过 ADCK[4:0] 位来设置;

N: 除数因子, 可为 12 或 30, 通过 FLMS[2:0] 为来选择;

CHOP: 采样数据量加倍功能控制位, 可以为 1 或 2, 通过 FLMS[2:0] 位选择;

OSR: 过采样率, 通过 ADOR[3:0] 位来选择。

例如, 若需要一个 8Hz 的数据传输率, 可以选择 A/D 时钟源 f_{MCLK} 为 4MHz, 然后设置 FLMS[2:0]=000B, 即获得 A/D 转换时钟为 A/D 时钟源的 30 分频且 CHOP 为 2。

对于 SINC2 滤波器, 设置 ADOR[3:0]=0010B, 选择过采样率为 8192。因此, 可以得到数据传输率 = $4\text{MHz} / (30 \times 2 \times 8192) = 8\text{Hz}$ 。

对于 SINC3 滤波器, 设置 ADOR[3:0]=0001B, 选择过采样率为 16384。因此, 可以得到数据传输率 = $4\text{MHz} / (30 \times 16384) = 8\text{Hz}$ 。

需注意的是当数据传输率为 10Hz, A/D 转换器对于频率为 50Hz 或 60Hz 交流电源有陷波抑制功能。

A/D 转换器操作

该 A/D 转换器提供了四种工作模式, 正常模式、暂停模式、休眠模式和复位模式, 分别由 IREFC 寄存器中的 IREFEN 位和 ADCR1 寄存器中的 ADOFF、ADSLP 和 ADRST 位控制。下表列出了工作模式的选择。

IREFEN	ADOFF	ADSLP	ADRST	工作模式	说明
0	1	x	x	暂停模式	内部参考电压 off, PGA off, ADC off, SINC 滤波器 off
1	1	x	x	暂停模式	内部参考电压 on, PGA off, ADC off, SINC 滤波器 off
0	0	1	x	休眠模式 (外部电压接到 DACVREF 引脚)	内部参考电压 off, PGA on, ADC off, SINC 滤波器 on
0	0	0	0	正常模式 (外部电压接到 DACVREF 引脚)	内部参考电压 off, PGA on, ADC on, SINC 滤波器 on
0	0	0	1	复位模式 (外部电压接到 DACVREF 引脚)	内部参考电压 off, PGA on, ADC on, SINC 滤波器复位
1	0	1	x	休眠模式	内部参考电压 on, PGA on, ADC off, SINC 滤波器 on
1	0	0	0	正常模式	内部参考电压 on, PGA on, ADC on, SINC 滤波器 on
1	0	0	1	复位模式	内部参考电压 on, PGA on, ADC on, SINC 滤波器复位

注：“x”为未知。

A/D 工作模式选择

要启动 A/D 转换器，首先应将 ADOFF 和 ADSLP 位清零来除能 A/D 转换器的暂停和休眠模式，以确保 A/D 转换器上电。ADCR1 寄存器中的 ADRST 位，用于上电后启动和复位 A/D 转换器。当单片机设定此位从逻辑低到逻辑高，然后再到逻辑低，会在 SINC 滤波器中启动一个模数转换周期。设置完成后，A/D 转换器可以开始工作。这三位用于控制内部模数转换器的开启动作。

ADCR1 寄存器中的 EOC 位用于表明模数转换过程的完成。在转换周期结束后，EOC 位会被单片机自动地置为“1”。此外，也会置位中断控制寄存器内相应的 A/D 中断请求标志位，如果中断使能，就会产生对应的内部中断信号。A/D 内部中断信号将引导程序到相应的 A/D 内部中断入口。如果 A/D 内部中断被禁止，可以让单片机轮询 ADCR1 寄存器中的 EOC 位，检查此位是否被置高，以作为另一种侦测 A/D 转换周期结束的方法。A/D 转换数据将不断更新，如果 A/D 转换数据锁存功能使能，最新的转换数据会被锁存，这样后面再转换的数据不会被保存，直到该功能被关闭。

A/D 转换器的时钟源通常固定在 4MHz，来自系统时钟 f_{SYS} 或其分频，分频系数由 ADCS 寄存器中的 ADCK4~ADCK0 位决定，以获得固定 4MHz 的 ADC 时钟源。

A/D 转换器差分参考电压来自 VREFP 端和 VREFN 端。VREFP 端参考电压由 ADCR1 寄存器中的 VREFPS 位选择。

A/D 转换步骤

下面概述实现 A/D 转换过程的各个步骤。

- 步骤 1
通过 PGAC0 寄存器，选择 PGA、A/D 转换器增益和参考电压增益。
- 步骤 2
通过 PGAC1 寄存器，选择输入引脚连接和旁路控制。

- 步骤 3
通过 ADCS 寄存器中的 ADCK4~ADCK0 位，选择所需的 A/D 转换时钟源。
- 步骤 4
通过 ADCR0 寄存器中的 ADOR3~ADOR0 和 FLMS2~FLMS0 位，选择输出数据传输率。
- 步骤 5
通过 PGACS 寄存器中的 CHSP3~CHSP0 和 CHSN3~CHSN0 位，选择连接至内部 PGA 的通道。
- 步骤 6
通过清零 ADCR1 寄存器中的 ADOFF 位和 ADSLP 位来复位 A/D 转换器，关闭暂停模式和休眠模式。
- 步骤 7
通过置高 ADCR1 寄存器中的 ADRST 位来复位 A/D 转换器，清零该位来释放复位状态。
- 步骤 8
如果要使用 A/D 转换器中断，则相关的中断控制寄存器需要正确地设置，以确保 A/D 转换中断功能是激活的。总中断控制位 EMI 需要置位为“1”，以及 A/D 转换器中断位 ADE 也需要置位为“1”。
- 步骤 9
可以轮询 ADCR1 寄存器中的 EOC 位，检查模数转换过程是否完成。当此位成为逻辑高时，表示转换过程已经完成。转换完成后，可读取 A/D 数据寄存器 ADRL、ADRM 和 ADRH 获得转换后的值。另一种方法是，若 A/D 转换器中断和总中断使能且中断未满足，则程序等待 A/D 转换器中断发生。
注：若使用轮询 ADCR1 寄存器中 EOC 位的状态的方法来检查转换过程是否结束时，则中断使能的步骤可以省略。

编程注意事项

在编程时，如果 A/D 转换器未定义，通过设置 ADCR1 寄存器中的 ADOFF 位为高，关闭 A/D 内部电路以减少功耗。此时，无论输入引脚的模拟电压为何值，内部 A/D 转换器电路不产生功耗

A/D 转换器传输功能

该单片机含有一个 24 位 Delta Sigma A/D 转换器，它的转换范围为 -8388608~8388607。转换后的数据以二进制补码的形式表示，最高为是转换数据的符号位。由于模拟输入最大值等于差分参考输入电压 $\Delta V_{R\pm}$ (由 ADCR1 寄存器的 VREFPS 位选择) 放大后的电压值 ΔV_{R_I} 。因此每一位可表示 $\Delta V_{R_I}/8388608$ 的模拟输入值。

$$1 \text{ LSB} = \Delta V_{R_I} / 8388608$$

通过下面的等式可计算 A/D 转换器输入电压值：

$$\Delta SI = (\text{PGAGN} \times \text{ADGN} \times \Delta DI) + \text{DCSET}$$

$$\Delta V_{R_I} = \text{VREFGN} \times \Delta V_{R\pm}$$

$$\text{A/D 转换数据} = (\Delta SI / \Delta V_{R_I}) \times K$$

其中， $K=2^{23}$

注：1. PGAGN、ADGN 和 VREFGN 的值分别由 PGAS[2:0]、AGS[1:0] 和 VGS[1:0]

控制位决定。

2. ΔSI : 经过放大和偏置校准后的差分输入信号
3. PGAGN: PGA 增益
4. ADGN: A/D 转换器增益
5. VREFGN: 参考电压增益
6. ΔDI : 差分输入信号, 来自外部通道或内部信号
7. DCSET: 偏置电压
8. ΔVR_{\pm} : 差分参考电压
9. ΔVR_I : 放大后的差分参考输入电压


由于 Delta Sigma A/D 转换器的数字系统设计, 其转换的最大值为 8388607, 最小值为 -8388608, 因此有一个中间值 0。A/D 转换数据公式说明了转换值的变化范围。

A/D 转换数据 (二进制补码, 十六进制值)	十进制值
0x7FFFFFFF	8388607
0x800000	-8388608

A/D 转换数据范围

说明的 A/D 转换数据表说明了 A/D 转换值的范围。

下图显示直流输入电压值和 A/D 转换数据 (以二进制补码形式表示) 之间的关系。



A/D 转换数据

A/D 转换数据与输入电压和 PGA 的设置有关。A/D 转换输出数据以二进制补码的形式表示, 代码的长度为 24 位, 最高位为符号位。最高位“0”表示输出为正数, 最高位“1”表示输出为负数。最大值是 8388607, 最小值是 -8388608。如果输入信号大于最大值, 转换后的数据最大不超过 8388607; 如果输入信号小于最小值, 转换后的数据最小不低于 -8388608。

A/D 转换数据转为电压值

设计者可以通过下面的公式来由转换之后的数据推导电压值。

如果 MSB=0 (转换数据为正数)

$$\text{输入电压} = (\text{转换数据} \times \text{LSB} - \text{DCSET}) / (\text{PGAGN} \times \text{ADGN})$$

如果 MSB=1 (转换数据为负数)

$$\text{输入电压} = (\text{转换数据的补码} \times \text{LSB-DCSET}) / (\text{PGAGN} \times \text{ADGN})$$

注：补码 = 反码 + 1

串行接口模块 – SIM

此单片机内建一个串行接口模块，包括两种易与外部设备通信的串行接口：四线 SPI 或两线 I²C 接口。这两种接口具有相当简单的通信协议，单片机可以通过这些接口与外部基于 SPI 或 I²C 的传感器、闪存等硬件设备通信。因为 SIM 接口引脚是与其它 I/O 引脚共用，因此在使用 SIM 功能前，要先通过相应的引脚共用功能选择寄存器选定 SIM 引脚功能。因为 SPI 和 I²C 这两种接口共用引脚和寄存器，所以要先通过 SIMC0 寄存器中的 SIM2~SIM0 位选择哪一种通信接口。若 SIM 功能使能且引脚用作 SIM 输入脚，可通过对应上拉电阻控制寄存器选择此脚的上拉电阻。


SPI 接口

SPI 接口常用于与外部设备如传感器、Flash 存储器或 EEPROM 存储器等通信。四线 SPI 接口最初是由摩托罗拉公司研制，是一个有相当简单的通信协议的串行数据接口，这个协议可以简化与外部硬件的编程要求。

SPI 通信模式为全双工模式，且能以主 / 从模式的工作方式进行通信，单片机既可以做为主机，也可以做为从机。虽然 SPI 接口理论上允许一个主机控制多个从机，但此处的 SPI 中只有一个片选信号引脚 $\overline{\text{SCS}}$ 。若主机需要控制多个从机，可使用输入 / 输出引脚选择从机。

SPI 接口操作

SPI 接口是一个全双工串行数据传输器。SPI 接口的四线为：SDI、SDO、SCK 和 $\overline{\text{SCS}}$ 。SDI 和 SDO 是数据的输入和输出线。SCK 是串行时钟线， $\overline{\text{SCS}}$ 是从机的选择线。SPI 的接口引脚与普通 I/O 口和 I²C 的功能脚共用。通过设定相关引脚共用选择位以及 SIMC0 和 SIMC2 寄存器的对应位，来使能 SPI 接口。连接到 SPI 接口的单片机以从主 / 从模式进行通信，且所有的数据传输由主机发起，时钟信号也由主机控制。由于单片机只有一个 $\overline{\text{SCS}}$ 引脚，所以只能拥有一个从机设备。可通过软件控制 $\overline{\text{SCS}}$ 引脚使能与除能，设置 CSEN 位为“1”使能 $\overline{\text{SCS}}$ 功能，设置 CSEN 位为“0”， $\overline{\text{SCS}}$ 引脚将处于浮空状态。




SPI 主 / 从机连接方式

该单片机的 SPI 功能具有以下特点：

- 全双工同步数据传输
- 主从模式
- 最低有效位先传或最高有效位先传的数据传输模式
- 传输完成标志位

- 时钟源上升沿或下降沿有效

SPI 接口状态受很多因素的影响，如单片机处于主机或从机的工作模式以及 CSEN、SIMEN 位的状态。



SPI 方框图

SPI 寄存器

有三个内部寄存器用于控制 SPI 接口的所有操作，其中有一个数据寄存器 SIMD、两个控制寄存器 SIMC0 和 SIMC2。SIMC1 寄存器仅用于 I²C 接口。

寄存器名称	位							
	7	6	5	4	3	2	1	0
SIMC0	SIM2	SIM1	SIM0	—	SIMDEB1	SIMDEB0	SIMEN	SIMICF
SIMC2	D7	D6	CKPOLB	CKEG	MLS	CSEN	WCOL	TRF
SIMD	D7	D6	D5	D4	D3	D2	D1	D0

SPI 寄存器列表

SPI 数据寄存器

SIMD 用于存储发送和接收的数据。这个寄存器由 SPI 和 I²C 功能所共用。在单片机将数据写入到 SPI 总线之前，要传输的数据应先存在 SIMD 中。SPI 总线接收到数据之后，单片机就可以从 SIMD 数据寄存器中读取。所有通过 SPI 传输或接收的数据都必须通过 SIMD 实现。

• SIMD 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	x	x	x	x	x	x	x	x

“x”：未知

Bit 7~0 D7~D0: SIM 数据寄存器位 bit 7~bit 0

SPI 控制寄存器

单片机中也有两个控制 SPI 接口功能的寄存器，SIMC0 和 SIMC2。应注意的是 SIMC2 与 I²C 接口功能中的寄存器 SIMA 是同一个寄存器。SPI 功能不会用到寄存器 SIMC1，SIMC1 寄存器仅在工作于 I²C 接口时才被使用。寄存器 SIMC0 用于控制使能 / 除能功能和设置数据传输的时钟频率。寄存器 SIMC2 用于其它的控制功能如 LSB/MSB 选择，写冲突标志位等。

• SIMC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SIM2	SIM1	SIM0	—	SIMDEB1	SIMDEB0	SIMEN	SIMICF
R/W	R/W	R/W	R/W	—	R/W	R/W	R/W	R/W
POR	1	1	1	—	0	0	0	0

Bit 7~5 **SIM2~SIM0**: SIM 工作模式控制位

- 000: SPI 主机模式; SPI 时钟为 $f_{SYS}/4$
- 001: SPI 主机模式; SPI 时钟为 $f_{SYS}/16$
- 010: SPI 主机模式; SPI 时钟为 $f_{SYS}/64$
- 011: SPI 主机模式; SPI 时钟为 f_{SUB}
- 100: SPI 主机模式; SPI 时钟为 STM CCRP 匹配频率 / 2
- 101: SPI 从机模式
- 110: I²C 从机模式
- 111: 未使用模式

这几位用于设置 SIM 功能的工作模式，除了选择 I²C 或 SPI 功能，还可选择 SPI 的主从模式和 SPI 的主机时钟频率。SPI 时钟源可来自于系统时钟和 f_{SUB} 也可以选择来自 STM。若选择的是作为 SPI 模式，则其时钟源从外部主机而得。

Bit 4 未定义，读为“0”

Bit 3~2 **SIMDEB1~SIMDEB0**: I²C 去抖时间选择位

这些位只有在 SIM 设置成 I²C 接口模式时才有效。请参考 I²C 寄存器部分。

Bit 1 **SIMEN**: SIM 控制位

- 0: 除能
- 1: 使能

此位为 SIM 接口的开 / 关控制位。此位为“0”时，SIM 接口除能，SDI、SDO、SCK 和 \overline{SCS} 或 SDA 和 SCL 脚将失去 SPI 或 I²C 功能，SIM 工作电流减小到最小值。此位为“1”时，SIM 接口使能。若 SIM 经由 SIM2~SIM0 位设置为工作在 SPI 接口，当 SIMEN 位由低到高转变时，SPI 控制寄存器中的设置不会发生变化，其首先应在应用程序中初始化。若 SIM 经由 SIM2~SIM0 位设置为工作在 I²C 接口，当 SIMEN 位由低到高转变时，I²C 控制寄存器中的设置，如 HTX 和 TXAK，将不会发生变化，其首先应在应用程序中初始化，此时相关 I²C 标志，如 HCF、HAAS、HBB、SRW 和 RXAK，将被设置为其默认状态。

Bit 0 **SIMICF**: SIM SPI 未完成标志位

- 0: 未发生
- 1: 发生

此位仅当 SIM 配置在 SPI 从机模式时有效。如果 SPI 工作在从机模式且 SIMEN 和 CSEN 位都为“1”，但在 SPI 数据传输完全结束前 \overline{SCS} 线被外部主机拉高，SIMICF 和 TRF 位都会被置高。在这种情况下，如果相应的中断功能使能将产生一个中断。然而，如果 SIMICF 位是由软件应用程序设为 1，那么 TRF 位将不会置高。

● SIMC2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	CKPOLB	CKEG	MLS	CSEN	WCOL	TRF
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0


- Bit 7~6 **D7~D6:** 未定义位
 用户可通过软件程序对这两位进行读写。
- Bit 5 **CKPOLB:** SPI 时钟线的基础状态位
 0: 当时钟无效时, SCK 引脚为高电平
 1: 当时钟无效时, SCK 引脚为低电平
 此位决定了时钟线的基础状态, 若此位为高, 当时钟无效时 SCK 为低电平, 若此位为低, 当时钟无效时 SCK 为高电平。
- Bit 4 **CKEG:** SPI 的 SCK 有效时钟边沿类型位
 CKPOLB=0
 0: SCK 为高电平且在 SCK 上升沿抓取数据
 1: SCK 为高电平且在 SCK 下降沿抓取数据
 CKPOLB=1
 0: SCK 为低电平且在 SCK 下降沿抓取数据
 1: SCK 为低电平且在 SCK 上升沿抓取数据
 CKEG 和 CKPOLB 位用于设置 SPI 总线上时钟信号输入和输出方式。这两位必须在执行数据传输前被设置好, 否则将产生错误的时钟边沿信号。CKPOLB 位决定时钟线的基本状态, 若时钟无效且此位为高, 则 SCK 为低电平, 若时钟无效且此位为低, 则 SCK 为高电平。CKEG 位决定有效时钟边沿类型, 取决于 CKPOLB 的状态。
- Bit 3 **MLS:** SPI 数据移位顺序选择位
 0: LSB 优先
 1: MSB 优先
 数据移位选择位, 用于选择数据传输时高位优先传输还是低位优先传输。此位设置为高时高位优先传输, 为低时低位优先传输。
- Bit 2 **CSEN:** SPI \overline{SCS} 引脚控制位
 0: 除能
 1: 使能
 CSEN 位用于 \overline{SCS} 引脚的使能 / 除能控制。此位为低时, \overline{SCS} 除能并处于浮空状态。此位为高时, \overline{SCS} 作为选择脚。
- Bit 1 **WCOL:** SPI 写冲突标志位
 0: 无冲突
 1: 冲突
 WCOL 标志位用于监测数据冲突的发生。此位为高时, 表示在传输过程中有数据被写入 SIMD 寄存器。若数据正在被传输时, 此写操作无效。此位可被应用程序清零。
- Bit 0 **TRF:** SPI 发送 / 接收结束标志位
 0: 数据正在发送
 1: 数据发送结束
 TRF 位为发送 / 接收结束标志位, 当 SPI 数据传输结束时, 此位自动置为高, 但须通过应用程序设置为“0”。此位也可用于产生中断。

SPI 通信


将 SIMEN 设置为高, 使能 SPI 功能之后, 单片机处于主机模式, 当数据写入到寄存器 SIMD 的同时传输 / 接收开始进行。数据传输完成时, TRF 位将自动被置位但清除只能通过应用程序完成。单片机处于从机模式时, 收到主机发来的信号之后, 会传输 SIMD 中的数据, 而且在 SDI 引脚上的数据也会被移位到 SIMD 寄存器中。主机应在输出时钟信号之前先输出一个 \overline{SCS} 信号以使能从

机，从机的数据传输功能也应在与 SCK 信号相关的适当时候准备就绪，这由 CKPOLB 和 CKEG 位决定。所附时序图表明了 CKPOLB 和 CKEG 位各种设置情况下从机数据与 SCK 信号的关系。


SPI 主机模式在 SPI 时钟运行情况下可以进行正常传输。



SPI 主机模式时序




SPI 从机模式时序 - CKEG=0



Note: For SPI slave mode, if SIMEN=1 and CSEN=0, SPI is always enabled and ignores the SCS level.

SPI 从机模式时序 - CKEG=1



SPI 传输控制流程图

SPI 使能 / 除能

设置 $CSEN=1$ 、 $\overline{SCS}=0$ 将使能 SPI 总线，然后等待写数据到 SIMD 寄存器 (TXRX 缓存器)。单片机处于主机模式，数据写入 SIMD 寄存器后，自动开始数据传输或接收操作。数据传输完成时，TRF 位将自动被置位。单片机处于从机模式，SCK 引脚上收到脉冲信号之后，会传输 TXRX 中的数据，或将 SDI 引脚上的数据移入。

当 SPI 总线除能时，通过设置相应引脚共用控制位，SCK、SDI、SDO、 \overline{SCS} 可作为 I/O 口或其它功能引脚使用。

SPI 操作步骤

四线制 SPI 接口可完成所有主 / 从模式通信工作。

在 SIMC2 寄存器中，CSEN 位控制 SPI 接口的所有功能。设置此位为高， \overline{SCS} 信号线有效将使能 SPI 接口。设置此位为低，SPI 接口将除能， \overline{SCS} 信号线处于浮空状态因此不能控制 SPI 接口。CSEN 位和 SIMC0 寄存器中的 SIMEN 位设置为高，使得 SDI 信号线处于浮空状态且 SDO 信号线为高电平。主机模式

中，如果 SCK 信号线为高还是低取决于 SIMC2 寄存器中的时钟极性选择位 CKPOLB。从机模式中，SCK 信号线处于浮空状态。如果 SIMEN 位设置为低，SPI 接口被除能，通过设置相应引脚共用控制位， \overline{SCS} 、SDI、SDO 和 SCK 可作为 I/O 口或其它功能引脚使用。主机模式中，当数据被写入 SIMD 寄存器后，主机发起数据传输，并控制时钟信号。从机模式中，由外部主机发出数据传送/接收时钟信号。下面介绍主从模式中数据传输步骤。

主机模式

- 步骤 1
设置 SIMC0 控制寄存器中的 SIM2~SIM0 位，选择 SPI 主机模式和时钟源。
- 步骤 2
设置 CSEN 和 MLS 位，选择高位或低位数据优先传送，这必须与从机设备一致。
- 步骤 3
设置 SIMC0 控制寄存器中的 SIMEN 位，使能 SPI 接口功能。
- 步骤 4
对于写操作：写数据到 SIMD 寄存器，实际上此时数据会被存储在 TXRX 缓存器中。再使用 SCK 和 SDO 信号线将数据输出。跳至步骤 5。
对于读操作：从 SDI 信号线移入的数据将被存储在 TXRX 缓存器中，直到所有数据接收完毕，此时数据全部锁存至 SIMD 寄存器。
- 步骤 5
检测 WCOL 位，若此位为高，则发生数据冲突并跳回至步骤 4；若为低，则继续执行下面的步骤。
- 步骤 6
检测 TRF 位或等待 SIM SPI 串行总线中断发生。
- 步骤 7
从 SIMD 寄存器中读数据。
- 步骤 8
清除 TRF。
- 步骤 9
跳回至步骤 4。

从机模式

- 步骤 1
设置 SIMC0 控制寄存器中的 SIM2~SIM0 位，选择 SPI 从机模式。
- 步骤 2
设置 CSEN 和 MLS 位，选择高位或低位数据优先传送，这必须与主机设备一致。
- 步骤 3
设置 SIMC0 控制寄存器中的 SIMEN 位，使能 SPI 接口功能。
- 步骤 4
对于写操作：写数据到 SIMD 寄存器，实际上此时数据会被存储在 TXRX 缓存器中。等待主机时钟 SCK 信号和 \overline{SCS} 信号。跳至步骤 5。

对于读操作：从 SDI 信号线移入的数据将被存储在 TXRX 缓存器中，直到所有数据接收完毕，此时数据全部锁存至 SIMD 寄存器。


- 步骤 5
检测 WCOL 位，若此位为高，则发生数据冲突并跳回至步骤 4；若为低，则继续执行下面的步骤。
- 步骤 6
检测 TRF 位或等待 SIM SPI 串行总线中断发生。
- 步骤 7
从 SIMD 寄存器中读数据。
- 步骤 8
清除 TRF。
- 步骤 9
跳回至步骤 4。

错误侦测

SIMC2 寄存器中的 WCOL 位用于数据传输期间监测数据冲突的发生。此位由 SPI 串行接口设置为高，而由应用程序来清除为零。在数据传输期间如果写数据到 SIMD，此位被置高提示数据冲突发生，并阻止数据继续被写入。

I²C 接口

I²C 接口可以和传感器、EEPROM 存储器等外部设备进行通信。最初是由飞利浦公司研制，是适用于同步串行数据传输的双线式低速串行接口。I²C 接口具有两线通信，非常简单的通信协议和在同一总线上和多个设备进行通信的能力的优点，使之在很多的场合中大受欢迎。




I²C 主 / 从总线连接图


I²C 接口操作

I²C 串行接口是一个双线的接口，有一条串行数据线 SDA 和一条串行时钟线 SCL。由于可能有多个设备在同一条总线上相互连接，所以这些设备的输出都是开漏型输出。因此应在这些输出上都加上拉电阻。应注意的是，I²C 总线上的每个设备都没有选择线，但分别与唯一的地址一一对应，用于 I²C 通信。

如果有两个设备通过双向的 I²C 总线进行通信，那么就存在一个主机和一个从机。主机和从机都可以用于传输和接收数据，但只有主机才可以控制总线动作。那些处于从机模式的设备，要在 I²C 总线上传输数据只有两种方式，一是从机发送模式，二是从机接收模式。即使 I²C 设备被激活，与 SCL/SDA 引脚共用的 I/O 口上拉电阻控制功能仍有效，其上拉电阻功能由相应的上拉电阻控制寄存器控制。



I²C 方框图



I²C 接口操作

SIMDEB1 和 SIMDEB0 位决定 I²C 接口的去抖时间。这个功能可以使用内部时钟在外部时钟上增加一个去抖间隔，减小时钟线上毛刺发生的可能性，以避免单片机发生误动作。如果选择了这个功能，去抖时间可以选择 2 个或 4 个系统时钟。为了达到需要的 I²C 数据传输速度，系统时钟 f_{SYS} 和 I²C 去抖时间之间存在一定的关系。I²C 标准模式或者快速模式下，用户需注意所选的系统时钟频率与标准匹配去抖时间的设置，其具体关系如下表所示。

I ² C 去抖时间选择	I ² C 标准模式 (100kHz)	I ² C 快速模式 (400kHz)
无去抖时间	$f_{SYS} > 2\text{MHz}$	$f_{SYS} > 4\text{MHz}$
2 个系统时钟去抖时间	$f_{SYS} > 4\text{MHz}$	$f_{SYS} > 8\text{MHz}$
4 个系统时钟去抖时间	$f_{SYS} > 4\text{MHz}$	$f_{SYS} > 8\text{MHz}$

I²C 最小 f_{SYS} 频率要求

I²C 寄存器

I²C 总线有三个控制寄存器 SIMC0、SIMC1 和 SIMTOC，一个地址寄存器 SIMA 以及一个数据寄存器 SIMD。

寄存器名称	位							
	7	6	5	4	3	2	1	0
SIMC0	SIM2	SIM1	SIM0	—	SIMDEB1	SIMDEB0	SIMEN	SIMICF
SIMC1	HCF	HAAS	HBB	HTX	TXAK	SRW	IAMWU	RXAK
SIMA	SIMA6	SIMA5	SIMA4	SIMA3	SIMA2	SIMA1	SIMA0	D0
SIMD	D7	D6	D5	D4	D3	D2	D1	D0
SIMTOC	SIMTOEN	SIMTOF	SIMTOS5	SIMTOS4	SIMTOS3	SIMTOS2	SIMTOS1	SIMTOS0

I²C 寄存器列表

I²C 数据寄存器

SIMD 寄存器用于存储发送和接收的数据。这个寄存器由 SPI 和 I²C 功能所共用。在单片机将数据写入到 I²C 总线之前，要传输的数据应先存在 SIMD 中。I²C 总线接收到数据之后，单片机就可以从 SIMD 数据寄存器中读取。所有通过 I²C 传输或接收的数据都必须通过 SIMD 实现。

• SIMD 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	x	x	x	x	x	x	x	x

“x”：未知

Bit 7~0 **D7~D0**: SIM 数据寄存器位 bit 7~bit 0

I²C 地址寄存器

SIMA 寄存器也在 SPI 接口功能中使用，但其名称改为 SIMC2。SIMA 寄存器用于存放 7 位从机地址，寄存器 SIMA 中的 bit 7~bit 1 是单片机的从机地址，bit 0 未定义。

如果接至 I²C 的主机发送出的地址和寄存器 SIMA 中存储的地址相符，那么就选中了这个从机。应注意的是寄存器 SIMA 和 SPI 接口使用的寄存器 SIMC2 共用同一个寄存器地址。

• SIMA 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SIMA6	SIMA5	SIMA4	SIMA3	SIMA2	SIMA1	SIMA0	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~1 **SIMA6~SIMA0**: I²C 从机地址位

SIMA6~SIMA0 是从机地址 bit 6~bit 0。

Bit 0 **D0**: 保留位，此位可通过软件程序进行读或写

I²C 控制寄存器

单片机中有三个控制 I²C 接口功能的寄存器，SIMC0、SIMC1 和 SIMTOC。寄存器 SIMC0 用于控制使能 / 除能功能和选择 I²C 从机模式以及去抖时间。寄存器 SIMC1 包括多个用于指示 I²C 传输状态的相关标志位。SIMTOC 寄存器用于控制 I²C 超时功能，此寄存器在 I²C 超时一节介绍。

• SIMC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SIM2	SIM1	SIM0	—	SIMDEB1	SIMDEB0	SIMEN	SIMICF
R/W	R/W	R/W	R/W	—	R/W	R/W	R/W	R/W
POR	1	1	1	—	0	0	0	0

Bit 7~5 **SIM2~SIM0**: SIM 工作模式控制位

- 000: SPI 主机模式; SPI 时钟为 $f_{SYS}/4$
- 001: SPI 主机模式; SPI 时钟为 $f_{SYS}/16$
- 010: SPI 主机模式; SPI 时钟为 $f_{SYS}/64$
- 011: SPI 主机模式; SPI 时钟为 f_{SUB}
- 100: SPI 主机模式; SPI 时钟为 STM CCRP 匹配频率 / 2
- 101: SPI 从机模式
- 110: I²C 从机模式
- 111: 未使用模式

这几位用于设置 SIM 功能的工作模式，用于选择 SPI 的主从模式和 SPI 的主机时钟频率及 I²C 或 SPI 功能。SPI 时钟源可来自于系统时钟和 f_{SUB} 也可以选择来自 STM。若选择的是作为 SPI 从机，则其时钟源从外部主机而得。

Bit 4 未定义，读为“0”

Bit 3~2 **SIMDEB1~SIMDEB0**: I²C 去抖时间选择位

- 00: 无去抖时间
- 01: 2 个系统时钟去抖时间
- 1x: 4 个系统时钟去抖时间

当设置 SIM2~SIM0 位为“110”将 SIM 设置为 I²C 接口功能时，这两个位用于选择 I²C 去抖时间。

Bit 1 **SIMEN**: SIM 控制位

- 0: 除能
- 1: 使能

此位为 SIM 接口的开 / 关控制位。此位为“0”时，SIM 接口除能，SDI、SDO、SCK 和 \overline{SCS} 或 SDA 和 SCL 脚将失去 SPI 或 I²C 功能，SIM 工作电流减小到最小值。此位为“1”时，SIM 接口使能。若 SIM 经由 SIM2~SIM0 位设置为工作在 SPI 接口，当 SIMEN 位由低到高转变时，SPI 控制寄存器中的设置不会发生变化，其首先应在应用程序中初始化。若 SIM 经由 SIM2~SIM0 位设置为工作在 I²C 接口，当 SIMEN 位由低到高转变时，I²C 控制寄存器中的设置，如 HTX 和 TXAK，将不会发生变化，其首先应在应用程序中初始化，此时相关 I²C 标志，如 HCF、HAAS、HBB、SRW 和 RXAK，将被设置为其默认状态。

Bit 0 **SIMICF**: SIM SPI 未完成标志位

此位仅当 SIM 配置在 SPI 从机模式时有效。请参考 SPI 寄存器部分。

● SIMC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	HCF	HAAS	HBB	HTX	TXAK	SRW	IAMWU	RXAK
R/W	R	R	R	R/W	R/W	R	R/W	R
POR	1	0	0	0	0	0	0	1


- Bit 7 HCF: I²C 总线数据传输完成标志位**
 0: 数据正在被传输
 1: 8 位数据传输完成
 HCF 位是数据传输完成标志位。数据正在传输时该位为低。当 8 位数据传输完成时，此位为高并产生一个中断。以下是两个字节 I²C 数据传输的流程的例子。第一步，I²C 从机接收来自主机的起始信号，HCF 位自动清零。第二步，I²C 从机完成接收第一个字节数据，HCF 位自动置高。第三步，用户通过应用程序从 SIMC1 寄存器中读取第一个字节数据，HCF 位自动清零。第四步，I²C 从机完成第二个字节数据的接收，HCF 位自动置高，以此类推。最后 I²C 从机接收到来自主机的停止信号，HCF 位自动置高。
- Bit 6 HAAS: I²C 地址匹配标志位**
 0: 地址不匹配
 1: 地址匹配
 此标志位用于决定从机地址是否与主机发送的地址相同。若地址匹配此位为高，否则此位为低。
- Bit 5 HBB: I²C 总线忙标志位**
 0: I²C 总线闲
 1: I²C 总线忙
 当检测到 START 信号时 I²C 忙，此位变为高电平。当检测到 STOP 信号时 I²C 总线空闲，该位变为低电平。
- Bit 4 HTX: 从机处于发送或接收模式选择位**
 0: 从机处于接收模式
 1: 从机处于发送模式
- Bit 3 TXAK: I²C 总线发送应答标志位**
 0: 从机发送应答标志
 1: 从机没有发送应答标志
 TXAK 位是发送应答标志位。从机接收到 8 位数据后，将在第九个时钟发送应答标志到总线。如果从机想要接收更多数据，必须始终将此位设置为“0”。
- Bit 2 SRW: I²C 从机读 / 写位**
 0: 从机应处于接收模式
 1: 从机应处于发送模式
 SRW 位是从机读写位。决定主机是否希望传输数据或接收来自 I²C 总线的数据。当传输地址和从机的地址相同时，HAAS 位会被设置为高，从机将检测 SRW 位来决定进入发送模式还是接收模式。如果 SRW 位为高时，主机会请求从总线上读数据，此时从机处于发送模式。当 SRW 位为“0”时，主机往总线上写数据，从机处于接收模式以读取数据。
- Bit 1 IAMWU: I²C 地址匹配唤醒控制位**
 0: 除能
 1: 使能
 此位设置为“1”则使能 I²C 地址匹配使系统从休眠或空闲模式中唤醒的功能。若进入休眠或空闲模式前 IAMWU 已经置高以使能 I²C 地址匹配唤醒功能，在系统唤醒后须软件清除此位以确保单片机正确地运行。
- Bit 0 RXAK: I²C 总线接收应答标志位**
 0: 从机接收到应答标志
 1: 从机没有接收到应答标志
 RXAK 位是接收应答标志位。如果 RXAK 位为“0”，即表示 8 位数据传输之后，从机在第九个时钟有接收到一个应答信号。如果从机处于发送状态，从机作为发送方会检查 RXAK 位来判断主机接收方是否愿意继续接收下一个字节。因此

发送方会一直发送数据，直到 RXAK 为“1”时才停止发送数据。这时，发送方将释放 SDA 线，主机方可发出停止信号从而释放 I²C 总线。

I²C 总线通信

I²C 总线上的通信需要四步完成，一个起始信号，一个从机地址发送，一个数据传输，还有一个停止信号。当起始信号被写入 I²C 总线时，总线上的所有从机都会接收到这个起始信号并且被通知总线上即将有数据到达。数据的前 7 位是从机地址，高位在前，低位在后。如果发出的地址和从机地址匹配，SIMC1 寄存器的 HAAS 位会被置位，同时产生 SIM 中断。进入中断服务程序后，系统要检测 HAAS 位和 SIMTOF 位，以判断 I²C 总线中断是来自从机地址匹配，还是来自 8 位数据传递完毕，或是来自 I²C 超时。在数据传递中，要注意的是，在 7 位从机地址被发送后，接下来的一位，即第 8 位，是读 / 写控制位，该位的值会反映到 SRW 位中。从机通过检测 SRW 位以确定自己是要进入发送模式还是接收模式。在 I²C 总线开始传送数据前，需要先初始化 I²C 总线，初始化 I²C 总线步骤如下：

- 步骤 1
设置 SIMC0 寄存器中 SIM2~SIM0 位为“110”和 SIMEN 位为“1”，以使能 I²C 总线。
- 步骤 2
向 I²C 总线地址寄存器 SIMA 写入从机地址。
- 步骤 3
设置 SIME 位，以使能 SIM 中断。



I²C 总线初始化流程图

I²C 总线起始信号

起始信号只能由连接 I²C 总线的主机产生，而不是由从机产生。总线上的所有从机都可以侦测到起始信号。如果有从机侦测到起始信号，则表明 I²C 总线处于忙碌状态，并会置位 HBB。起始信号是指在 SCL 为高电平时，SDA 线上发生从高到低的电平变化。

从机地址

总线上的所有从机都会侦测由主机发出的起始信号。发送起始信号后，紧接着主机会发送从机地址以选择要进行数据传输的从机。所有在 I²C 总线上的从机接收到 7 位地址数据后，都会将其与各自内部的地址进行比较。如果从机从主机上接收到的地址与自身内部的地址相匹配，则会产生一个 SIM I²C 总线中断信号。地址位接下来的一位为读 / 写状态位 (即第 8 位)，将被保存到 SIMC1 寄存器的 SRW 位，从机随后发出一个低电平应答信号 (即第 9 位)。当从机地址匹配时，从机会将状态标志位 HAAS 置位。

SIM I²C 总线中断有三个中断源，当程序运行至中断服务子程序时，通过检测 HAAS 位和 SIMTOF 位，以判断 SIM I²C 总线中断是来自从机地址匹配，还是来自 8 位数据传递完毕，或是来自 I²C 超时。当是从机地址匹配发生中断时，则从机或是用于发送模式并将数据写进 SIMD 寄存器，或是用于接收模式并从 SIMD 寄存器中读取空值以释放 SCL 线。

I²C 总线读 / 写信号

SIMC1 寄存器的 SRW 位用来表示主机是要从 I²C 总线上读取数据还是要将数据写到 I²C 总线上。从机通过检测该位以确定自己是作为发送方还是接收方。当 SRW 置“1”，表示主机要从 I²C 总线上读取数据，从机则作为发送方，将数据写到 I²C 总线；当 SRW 清“0”，表示主机要写数据到 I²C 总线上，从机则做为接收方，从 I²C 总线上读取数据。


I²C 总线从机地址应答信号

主机发送呼叫地址后，当 I²C 总线上的任何从机内部地址与其匹配时，会发送一个应答信号。此应答信号会通知主机有从机已经接收到了呼叫地址。如果主机没有收到应答信号，则主机必须发送停止 (STOP) 信号以结束通信。当 HAAS 为高时，表示从机接收到的地址与自己内部地址匹配，则从机需检查 SRW 位，以确定自己是作为发送方还是作为接收方。如果 SRW 位为高，从机须设置成发送方，需置位 SIMC1 寄存器的 HTX 位。如果 SRW 位为低，从机须设置成接收方，需清零 SIMC1 寄存器的 HTX 位。

I²C 总线数据和应答信号

在从机确认接收到从地址后，会进行 8 位宽度的数据传输。这个数据传输顺序是的高位在前，低位在后。接收方在接收到 8 位数据后必须发出一个应答信号 (“0”) 以继续接收下一个数据。如果从机发送方没接收到来自主机接收方的应答信号，发送方将释放 SDA 线，此时主机方可发出 STOP 信号以释放 I²C 总线。所传送的数据存储在 SIMD 寄存器中。如果设置成发送方，从机必须先将欲传输的数据写到 SIMD 寄存器中；如果设置成接收方，从机必须从 SIMD 寄存器读取数据。


当接收器想要继续接收下一个数据时，必须在第 9 个时钟发出应答信号 (TXAK)。被设为发送方的从机将检测寄存器 SIMC1 中的 RXAK 位以判断是否传输下一个字节的数据，如果从机不传输下一个字节，那么它将释放 SDA 线并等待接收主机的停止信号。



S	SA	SR	M	D	A	D	A	S	SA	SR	M	D	A	D	A	P
---	----	----	---	---	---	---	---	-------	---	----	----	---	---	---	---	---	-------	---

注：当从机地址匹配时，单片机必须选择设置为发送模式还是接收模式。若设置为发送模式，需写数据至 SIMD 寄存器；若设置为接收模式，需立即从 SIMD 寄存器中虚读数据以释放 SCL 线。


I²C 通信时序图



I²C 总线 ISR 流程图

I²C 超时控制

超时功能可减少 I²C 接收错误的时钟源而引起的锁死问题。如果连接到 I²C 总线的时钟源经过一段时间还未接收到，则在一定的超时周期后，I²C 电路和寄存器将复位。超时计数器在 I²C 总线收到 START 信号且地址匹配时开始计数，且在 SCL 下降沿清零。在下一个 SCL 下降沿到来之前，如果超时时间大于 SIMTOC 寄存器指定的超时周期，则超时发生。I²C “STOP” 条件发生时超时功能终止。



I²C 超时时序图

当 I²C 超时计数器溢出时，计数器将停止计数，SIMTOEN 位被清零，且 SIMTOF 位被置高以表明超时计数器中断发生。超时计数器中断使用的也是 SIM 中断向量。当 I²C 超时发生时，I²C 内部电路会被复位，寄存器也将发生如下复位情况。

寄存器	I ² C 超时发生后
SIMD, SIMA, SIMC0	保持不变
SIMC1	复位至 POR

超时发生后的 I²C 寄存器

SIMTOF 标志位由应用程序清零。共有 64 个超时周期，可通过 SIMTOC 寄存器的 SIMTOS5~SIMTOS0 位进行选择。超时周期可通过公式计算： $((1-64) \times (32/f_{SUB}))$ 。由此可得超时周期范围为 1ms~64ms。

• SIMTOC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	SIMTOEN	SIMTOF	SIMTOS5	SIMTOS4	SIMTOS3	SIMTOS2	SIMTOS1	SIMTOS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **SIMTOEN**: I²C 超时控制位
0: 除能
1: 使能

Bit 6 **SIMTOF**: I²C 超时标志位
0: 超时未发生
1: 超时发生


Bit 5~0 **SIMTOS5~SIMTOS0**: I²C 超时时间选择位
I²C 超时时钟源是 $f_{SUB}/32$;
I²C 超时时间计算方法: $(SIMTOS[5:0]+1) \times (32/f_{SUB})$ 。

UART 接口


该单片机具有两个全双工或半双工的异步串行通信接口，可以很方便的与其它具有串行口的芯片通信。UART 具有许多功能特性，发送或接收串行数据时，将数据组成一个 8 位或 9 位的数据块，连同数据特征位一并传输。具有检测数据覆盖或帧错误等功能。每个 UART 功能占用一个内部中断向量，当接收到数据或数据发送结束，触发 UART 中断。

内置的 UART 功能包含以下特性：

- 全双工或半双工 (单线通信模式) 通用异步接收器 / 发送器
- 8 位或 9 位传输格式
- 奇校验、偶校验、Mark 校验、Space 校验或无校验
- 1 位或 2 位停止位
- 16 位预分频的波特率发生器
- 奇偶、帧、噪声和溢出检测
- 支持地址检测中断 (最后一位 = 1)
- 独立的发送和接收使能
- 4-byte FIFO 接收缓冲器
- 1-byte FIFO 发送缓冲器
- 发送和接收中断
- 中断可由下列条件触发：
 - ◆ 发送器为空
 - ◆ 发送器空闲
 - ◆ 接收器达到 FIFO 触发等级
 - ◆ 接收器溢出
 - ◆ 地址检测
 - ◆ RXn/TXn 引脚唤醒
 - ◆ 噪声干扰 (GNFn)
 - ◆ 帧错误 (GFERRn)
 - ◆ 奇偶校验错误 (GPERRn)



UARTn 数据传输方框图 - SWMn=0(n=0~1)



UARTn 数据传输方框图 - SWMn=1(n=0~1)

UART 外部引脚

内部 UARTn 有两个外部引脚 TXn 和 RXn/TXn，可与外部串行接口进行通信。TXn 和 RXn/TXn 与 I/O 口或其它功能共用引脚。在使用 UARTn 功能前，应先通过相应的引脚共用功能选择寄存器，选择 TXn 和 RXn/TXn 引脚功能。当 UARTE_n 和 TXEN_n/RXEN_n 位置高时，将自动设置这些 I/O 脚或其它共用功能脚作为发送输出和接收输入。此时，用作发送输出的引脚其内部上拉电阻会被除能，而用作接收输入的引脚其内部上拉电阻由相应的上拉电阻控制位控制。当 UARTE_n、TXEN_n 或 RXEN_n 位清零除能 TXn 或 RXn/TXn 引脚功能后，TXn 或 RXn/TXn 引脚将处于浮空状态。这时 TXn 或 RXn/TXn 引脚是否连接内部上拉电阻是由相应的 I/O 上拉电阻控制位决定的。

UART 单线模式

UARTn 功能支持单线模式通信，通过 UnCR3 寄存器中的 SWM_n 位选择。当设置该位为高，UARTn 将工作在单线模式。在单线模式下，单个 RXn/TXn 引脚通过相关控制位的不同设置即可完成数据的发送与接收。设置 RXEN 位为高，RXn/TXn 引脚用作接收引脚。将 RXEN_n 位清零，同时设置 TXEN_n 位为高，RXn/TXn 引脚用作发送引脚。

在单线模式下建议不要将 RXEN_n 位和 TXEN_n 位同时设置为高。若 RXEN_n 位和 TXEN_n 位同时为高，RXEN_n 位具有更高的优先级，此时 UARTn 为接收器状态。

需特别注意的是，UART 章节所有内容是基于 UARTn 全双工通信来对 UARTn 功能进行描述，相关的说明除引脚的使用外，对半双工通信（单线模式）同样适用。在理解单线模式通信时，全双工通信中使用的 TXn 引脚需取代为 RXn/TXn 引脚。

在单线模式下，通过合理的软件配置，数据也可以在 TXn 引脚发送。因此数据可通过 RXn/TXn 和 TXn 引脚输出。

UART 数据传输方案

UARTn 数据传输方框图显示了 UARTn 的整体结构。需要发送的数据首先写入 TXR_RXRn 寄存器，接着此数据被传输到发送移位寄存器 TSRn 中，然后在波特率发生器的控制下将 TSRn 寄存器中数据一位位地移到 TXn 引脚上，低位在前。TXR_RXRn 寄存器被映射到单片机的数据存储器中，而发送移位寄存器没有实际地址，所以发送移位寄存器不可直接操作。

数据在波特率发生器的控制下，低位在前高位在后，从外部引脚 RXn/TXn 进入

接收移位寄存器 RSR_n。当数据接收完成，数据从接收移位寄存器移入可被用户程序操作的 TXR_RXR_n 寄存器中。TXR_RXR_n 寄存器被映射到单片机数据存储存储器中，而接收移位寄存器没有实际地址，所以接收移位寄存器不可直接操作。

需要注意的是，发送和接收都是共用同一个数据存储地址的数据寄存器，即 TXR_RXR_n 寄存器。

UART 状态和控制寄存器

与 UART 功能相关的有 9 个寄存器，UnCR3 寄存器中的 SWM_n 位用于使能 / 除能 UART 单线模式。其他包括控制 UART_n 模块整体功能的 UnSR、UnCR1、UnCR2、UFCR_n 和 RxCNT_n 寄存器，控制波特率的 BRDH_n 和 BRDL_n 寄存器，管理发送和接收数据的数据寄存器 TXR_RXR_n。

寄存器名称	位							
	7	6	5	4	3	2	1	0
UnSR	PERR _n	NFn	FERR _n	OERR _n	RIDLE _n	RXIF _n	TIDLE _n	TXIF _n
UnCR1	UARTEN _n	BNOn	PREN _n	PRTn1	PRTn0	TXBRK _n	RX8 _n	TX8 _n
UnCR2	TXEN _n	RXEN _n	STOPSn	ADDEN _n	WAKEn	RIEn	TIIE _n	TEIE _n
UnCR3	—	—	—	—	—	—	—	SWM _n
TXR_RXR _n	TXRXn7	TXRXn6	TXRXn5	TXRXn4	TXRXn3	TXRXn2	TXRXn1	TXRXn0
BRDH _n	D7	D6	D5	D4	D3	D2	D1	D0
BRDL _n	D7	D6	D5	D4	D3	D2	D1	D0
UFCR _n	—	—	UMODn2	UMODn1	UMODn0	BRDS _n	RxFTRn1	RxFTRn0
RxCNT _n	GEER_INTEN _n	GPERR _n	GNFn	GFERR _n	—	RXnFD2	RXnFD1	RXnFD0

UART_n 寄存器列表 (n=0~1)

• UnSR 寄存器

寄存器 UnSR 是 UART_n 的状态寄存器，可以通过程序读取以得知当前 UART_n 状态。所有 UnSR 位是只读的。详细解释如下：

Bit	7	6	5	4	3	2	1	0
Name	PERR _n	NFn	FERR _n	OERR _n	RIDLE _n	RXIF _n	TIDLE _n	TXIF _n
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	1	0	1	1

Bit 7 **PERR_n**: 奇偶校验出错标志位

- 0: 奇偶校验正确
- 1: 奇偶校验出错

PERR_n 是奇偶校验出错标志位。若 PERR_n=0，奇偶校验正确；若 PERR_n=1，接收到的数据奇偶校验出错。只有使能了奇偶校验，选择了校验类型 (奇校验、偶校验、Mark 校验或 Space 校验)，此位才有效。可使用软件清除该标志位，即先读取 UnSR 寄存器再读 TXR_RXR_n 寄存器来清除此位。

Bit 6 **NFn**: 噪声干扰标志位

- 0: 没有受到噪声干扰
- 1: 受到噪声干扰

NFn 是噪声干扰标志位。若 NFn=0，没有受到噪声干扰；若 NFn=1，UART_n 接收数据时受到噪声干扰。它与 RXIF_n 在同周期内置位，但不会与溢出标志位同时置位。可使用软件清除该标志位，即先读取 UnSR 寄存器再读 TXR_RXR_n 寄存器将清除此标志位。

- Bit 5 **FERRn**: 帧错误标志位
 0: 无帧错误发生
 1: 有帧错误发生
 FERRn 是帧错误标志位。若 FERRn=0, 没有帧错误发生; 若 FERRn=1, 当前的数据发生了帧错误。可使用软件清除该标志位, 即先读取 UnSR 寄存器再读 TXR_RXRn 寄存器来清除此位。
- Bit 4 **OERRn**: 溢出错误标志位
 0: 无溢出错误发生
 1: 有溢出错误发生
 OERRn 是溢出错误标志位, 表示接收缓冲器是否溢出。若 OERRn=0, 没有溢出错误; 若 OERRn=1, 发生了溢出错误, 它将影响下一组数据的接收。可通过软件清除该标志位, 即先读取 UnSR 寄存器再读 TXR_RXRn 寄存器将清除此标志位。
- Bit 3 **RIDLEn**: 接收状态标志位
 0: 正在接收数据 (不含停止位)
 1: 接收器空闲
 RIDLEn 是接收状态标志位。若 RIDLEn=0, 正在接收数据 (不含停止位); 若 RIDLEn=1, 接收器空闲。在接收到最后一个数据位 (停止位前一位) 和下一个数据的起始位之间, RIDLEn 被置位, 表明 UARTn 空闲, RXn/TXn 脚处于逻辑高状态。
- Bit 2 **RXIFn**: 接收器 FIFO 状态标志位
 0: 接收器 FIFO 为空
 1: 接收到的数据字节数达到接收器 FIFO 触发等级
 RXIFn 是接收器 FIFO 状态标志位。当接收器 FIFO 为空时, 该只读标志位为 0。RXIFn 一直保持 0, 直到数据从移位寄存器加载到 FIFO 中且接收到的数据字节数达到接收器 FIFO 触发等级 (由 UFCRn 寄存器中的 RxFTRn1~RxFTRn0 位设置)。此时, 如果 UnCR2 寄存器中的 RIEn=1, 则会触发中断。当接收数据时检测到一个或多个错误时, 相应的标志位 NFn、FERRn 和 / 或 PERRn 会在同一周期内置位。RXIFn 被置为“1”之后, 只有通过读取 TXR_RXRn 寄存器使接收器 FIFO 变为空, 才可清除此标志位。
- Bit 1 **TIDLEn**: 数据发送完成标志位
 0: 数据传输中 (不含停止位)
 1: 无数据传输 (不含停止位)
 TIDLEn 是数据发送完成标志位。若 TIDLEn=0, 数据传输中 (不含停止位)。当 TXIFn=1 且数据发送完毕 (不含停止位) 或者暂停字被发送时, TIDLEn 置位。TIDLEn=1, TXn 引脚空闲且处于逻辑高状态。读取 UnSR 寄存器再写 TXR_RXRn 寄存器将清除 TIDLEn 位。数据字符或暂停字就绪时, 不会产生该标志位。
- Bit 0 **TXIFn**: 发送数据寄存器 TXR_RXRn 状态位
 0: 数据还没有从缓冲器加载到移位寄存器中
 1: 数据已从缓冲器加载到移位寄存器中 (TXR_RXRn 数据寄存器为空)
 TXIFn 是发送数据寄存器为空标志位。若 TXIFn=0, 数据还没有从缓冲器加载到移位寄存器中; 若 TXIFn=1, 数据已从缓冲器中加载到移位寄存器中。读取 UnSR 寄存器再写 TXR_RXRn 寄存器将清除 TXIFn。当 TXENn 被置位, 由于发送缓冲器未满, TXIFn 也会被置位。

● UnCR1 寄存器

UnCR1、UnCR2 和 UnCR3 是 UARTn 的三个控制寄存器，用来定义各种 UARTn 功能，例如 UARTn 的使能与除能、奇偶校验控制、传输数据的长度以及单线模式通信等等。详细解释如下：

Bit	7	6	5	4	3	2	1	0
Name	UARTENn	BNO n	PRENn	PRTn1	PRTn0	TXBRKn	RX8n	TX8n
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	W
POR	0	0	0	0	0	0	x	0

“x”：未知

Bit 7 **UARTENn**: UARTn 功能使能位

0: UARTn 除能, TXn 和 RXn/TXn 引脚处于浮空状态

1: UARTn 使能, TXn 和 RXn/TXn 引脚作为 UARTn 功能引脚

此位为 UARTn 的使能位。UARTENn=0, UARTn 除能, RXn/TXn 和 TXn 处于浮空状态; UARTENn=1, UARTn 使能, TXn 和 RXn/TXn 将分别由 SWMn 模式选择位、TXENn 和 RXENn 控制。当 UARTn 被除能将清除缓冲器, 所有缓冲器中的数据将被忽略, 另外波特率计数器、错误和状态标志位被复位, TXENn、RXENn、TXBRKn、RXIFn、OERRn、FERRn、PERRn 和 NF n 位以及 RxCNTn 寄存器清零, 而 TIDLEn、TXIFn 和 RIDLEn 置位, UnCR1、UnCR2、UnCR3、UF CRn、BRDHn 和 BRDLn 寄存器中的其它位保持不变。若 UARTn 工作时 UARTENn 清零, 所有发送和接收将停止, 模块也将复位成上述状态。当 UARTn 再次使能时, 它将在上次配置下重新工作。

Bit 6 **BNO n**: 数据传输位数选择位

0: 8-bit 数据传输

1: 9-bit 数据传输

BNO n 是数据传输位数选择位。BNO n=1, 传输数据为 9 位; BNO n=0, 传输数据为 8 位。若选择了 9 位数据传输格式, RX8n 和 TX8n 将分别存储接收和发送数据的第 9 位。

需要注意的是, 若 BNO n=1, 奇偶校验使能时, 数据的第 9 位为奇偶校验位, 不会传送到 RX8n。若 BNO n=0, 奇偶校验使能时, 数据第 8 位为奇偶校验位, 不传送到 TXRXn7。

Bit 5 **PRENn**: 奇偶校验使能位

0: 奇偶校验除能

1: 奇偶校验使能

此位为奇偶校验使能位。PRENn=1, 使能奇偶校验; PRENn=0, 除能奇偶校验。

Bit 4~3 **PRTn1~PRTn0**: 奇偶校验类型选择位

00: 偶校验

01: 奇校验

10: Mark 校验

11: Space 校验

奇偶校验选择位。PRTn[1:0]=00, 偶校验; PRTn[1:0]=01, 奇校验; PRTn[1:0]=10, Mark 校验, 校验位始终为 1; PRTn[1:0]=11, Space 校验, 校验位为 0。

Bit 2 **TXBRKn**: 暂停字发送控制位

0: 没有暂停字要发送

1: 发送暂停字

TXBRKn 是暂停字发送控制位。TXBRKn=0, 没有暂停字要发送, TXn 引脚正常操作; TXBRKn=1, 将会发送暂停字, 发送器将发送逻辑“0”。若 TXBRKn 为高, 缓冲器中数据发送完毕后, 发送器将至少保持 13 位宽的低电平直至 TXBRKn 复位。

Bit 1 **RX8n**: 接收 9-bit 数据传输格式中的第 9 位 (只读)

此位只有在传输数据为 9 位的格式中有效, 用来存储接收数据的第 9 位。BNO n 是用来控制传输位数是 8 位还是 9 位。

Bit 0 **TX8n**: 发送 9-bit 数据传输格式中的第 9 位 (只写)
 此位只有在传输数据为 9 位的格式中有效, 用来存储发送数据的第 9 位。BNO_n 是用来控制传输位数是 8 位还是 9 位。

● **UnCR2 寄存器**

UnCR2 是 UART_n 的第二个控制寄存器, 它的主要功能是控制发送器、接收器以及各种 UART_n 中断源的使能或除能。它也可用来选择停止位的长度, 使能接收唤醒和地址侦测。详细解释如下:

Bit	7	6	5	4	3	2	1	0
Name	TXEN _n	RXEN _n	STOPS _n	ADDEN _n	WAKEN _n	RIEN _n	TIIE _n	TEIE _n
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **TXEN_n**: UART_n 发送使能位
 0: UART_n 发送除能
 1: UART_n 发送使能
 此位为发送使能位。TXEN_n=0, 发送将被除能, 发送器立刻停止工作。另外发送缓冲器将被复位, 此时 TX_n 引脚将处于浮空状态。若 TXEN_n=1 且 UARTEN_n=1, 则发送将被使能, TX_n 引脚将由 UART_n 来控制。在数据传输时清除 TXEN_n 将中止数据发送且复位发送器, 此时 TX_n 引脚将处于浮空状态。

Bit 6 **RXEN_n**: UART_n 接收使能位
 0: UART_n 接收除能
 1: UART_n 接收使能
 此位为接收使能位。RXEN_n=0, 接收将被除能, 接收器立刻停止工作。另外接收缓冲器将被复位, 此时 RX_n/TX_n 引脚将处于浮空状态。若 RXEN_n=1 且 UARTEN_n=1, 则接收将被使能, RX_n/TX_n 引脚将由 UART_n 来控制。在数据传输时清除 RXEN_n 将中止数据接收且复位接收器, 此时 RX_n/TX_n 引脚将处于浮空状态。

Bit 5 **STOPS_n**: 发送器停止位的长度选择位
 0: 有一位停止位
 1: 有两位停止位
 此位用来设置发送器停止位的长度。STOPS_n=1, 有两位停止位; STOPS_n=0, 只有一位停止位。

Bit 4 **ADDEN_n**: 地址检测使能位
 0: 地址检测除能
 1: 地址检测使能
 此位为地址检测使能和除能位。ADDEN_n=1, 地址检测使能, 此时数据的第 8 位 (BNO_n=0) 或第 9 位 (BNO_n=1) 为高, 那么接到的是地址而非数据。若相应的中断使能且接收到的值最高位为 1, 那么中断请求标志将会被置位, 若地址检测功能使能且最高位为 0, 那么将不会产生中断且收到的数据也会被忽略。

Bit 3 **WAKEN_n**: RX_n/TX_n 引脚下降沿唤醒 UART_n 功能使能位
 0: RX_n/TX_n 引脚下降沿唤醒 UART_n 功能除能
 1: RX_n/TX_n 引脚下降沿唤醒 UART_n 功能使能
 此位用于控制 RX_n/TX_n 引脚下降沿时是否唤醒 UART_n 功能。此位仅当 UART_n 时钟源 f_{clk} 关闭时有效。若 UART_n 时钟源 f_{clk} 还开启, 则 RX_n/TX_n 引脚唤醒 UART_n 功能无效。若此位置高且 UART_n 时钟 f_{clk} 关闭, 当 RX_n/TX_n 引脚发生下降沿时会产生 UART_n 唤醒请求。若相应的中断使能, 将产生 RX_n/TX_n 引脚唤醒 UART_n 的中断, 以告知单片机使其通过应用程序开启 UART_n 时钟源 f_{clk}, 从而唤醒 UART_n 功能。否则, 若此位为低, 即使 RX_n/TX_n 引脚发生下降沿也无法恢复 UART_n 功能。

Bit 2 **RIEN_n**: 接收中断使能位
 0: 接收中断除能
 1: 接收中断使能
 此位为接收中断使能或除能位。若 RIEN_n=1, 当 OERR_n 或 RXIF_n 置位时,

UARTn 的中断请求标志置位；若 RIEn=0，UARTn 中断请求标志不受 OERRn 和 RXIFn 影响。

Bit 1 **TIIE_n**: 发送器空闲中断使能位
0: 发送器空闲中断除能
1: 发送器空闲中断使能

此位为发送器空闲中断的使能或除能位。若 TIIE_n=1，当发送器空闲触发 TIDLE_n 置位时，UARTn 的中断请求标志置位；若 TIIE_n=0，UARTn 中断请求标志不受 TIDLE_n 的影响。

Bit 0 **TEIE_n**: 发送寄存器为空中断使能位
0: 发送寄存器为空中断除能
1: 发送寄存器为空中断使能

此位为发送寄存器为空中断的使能或除能位。若 TEIE_n=1，当发送器为空中断触发 TXIF_n 置位时，UARTn 的中断请求标志置位；若 TEIE_n=0，UART 中断请求标志不受 TXIF_n 的影响。

• UnCR3 寄存器

UnCR3 寄存器用于使能 UARTn 单线模式通信。顾名思义，在单线模式下 UARTn 只需要使用一条线，RXn/TXn，在 UnCR2 寄存器中的 RXEN_n 和 TXEN_n 位控制下即可完成通信。

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	—	SWM _n
R/W	—	—	—	—	—	—	—	R/W
POR	—	—	—	—	—	—	—	0

Bit 7~1 未定义，读为“0”

Bit 0 **SWM_n**: 单线模式使能控制

0: 除能，RXn/TXn 引脚仅用作 UARTn 接收功能

1: 使能，RXn/TXn 引脚在 RXEN_n 和 TXEN_n 位控制下可用作接收或发送功能

需要注意的是，单线模式使能时，若将 RXEN_n 和 TXEN_n 位同时设置为高，RXn/TXn 引脚用作接收功能。

• TXR_RXR_n 寄存器

TXR_RXR_n 是一个数据寄存器，用来存储 TXn 引脚将要发送或 RXn/TXn 引脚正在接收的数据。

Bit	7	6	5	4	3	2	1	0
Name	TXRX _n 7	TXRX _n 6	TXRX _n 5	TXRX _n 4	TXRX _n 3	TXRX _n 2	TXRX _n 1	TXRX _n 0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	x	x	x	x	x	x	x	x

“x”：未知

Bit 7~0 **TXRX_n7~TXRX_n0**: UARTn 发送 / 接收数据位 Bit 7~Bit 0

• BRDH_n 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 波特率分频器高字节

波特率分频器 BRD_n (BRDH_n/BRDL_n) 用来定义 UARTn 时钟的分频比率。

波特率 = $f_{cl} / (BRDn + UMODn / 8)$

BRD_n=16~65535 或 8~65535，取决于 BRDS_n

- 注：1. 当 BRDSn=0 时，BRDn 值不应小于 16；当 BRDSn=1 时，BRDn 值不应小于 8，否则可能发生错误。
2. 必须先对 BRDLn 写值，再对 BRDHn 写值，否则可能发生错误。
3. 不可在数据传输过程中修改 BRDHn 寄存器。

● **BRDLn 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~0 **D7~D0: 波特率分频器低字节**
波特率分频器 BRDn (BRDHn/BRDLn) 用来定义 UARTn 时钟的分频比率。
波特率 = $f_{in} / (BRDn + UMODn/8)$
BRDn=16~65535 或 8~65535，取决于 BRDSn
注：1. 当 BRDSn=0 时，BRDn 值不应小于 16；当 BRDSn=1 时，BRDn 值不应小于 8，否则可能发生错误。
2. 必须先对 BRDLn 写值，再对 BRDHn 写值，否则可能发生错误。
3. 不可在数据传输过程中修改 BRDLn 寄存器。

● **UFCRn 寄存器**

UFCRn 寄存器是 FIFO 控制寄存器，用于 UARTn 调制控制、BRDn 范围选择、RXIFn 和中断的触发等级选择。

Bit	7	6	5	4	3	2	1	0
Name	—	—	UMODn2	UMODn1	UMODn0	BRDSn	RxFTRn1	RxFTRn0
R/W	—	—	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	—	0	0	0	0	0	0

- Bit 7~6 未定义，读为“0”
Bit 5~3 **UMODn2~UMODn0: UARTn 调制控制位**
该调制控制位用于校正接收到的或发送出的 UARTn 信号的波特率。这几位决定是否应该在一个 UARTn 位时间内加入额外的 UARTn 时钟周期。每个 UARTn 位时间 UMODn2~UMODn0 将被加入到内部累加器中。直到进位到 bit 3，对应的 UARTn 位时间增加一个 UART 时钟周期。
Bit 2 **BRDSn: BRDn 范围选择**
0: BRDn=16~65535
1: BRDn=8~65535
BRDSn 位用于控制 UARTn 位时间内的采样点。若 BRDSn=0，则在一个 UARTn 位时间内采样点为 BRDn/2、BRDn/2+1×f_{in} 和 BRDn/2+2×f_{in}。若 BRDSn=1，则在一个 UARTn 位时间内采样点为 BRDn/2-1×f_{in}、BRDn/2、BRDn/2+2×f_{in}。
需注意，不可在数据传输过程中修改 BRDSn 位。
Bit 1~0 **RxFTRn1~RxFTRn0: 接收器 FIFO 触发等级 (字节数)**
00: 接收器 FIFO 中有 4 个字节
01: 接收器 FIFO 中有 1 个以上字节
10: 接收器 FIFO 中有 2 个以上字节
11: 接收器 FIFO 中有 3 个以上字节
对于接收器，这几位用于定义接收器 FIFO 中接收到的数据字节数，达到设定字节数将触发 RXIFn 位置高，若 RIEn 位使能，还将产生一个中断。复位后接收器 FIFO 为空。

● RxCNTn 寄存器

RxCNTn 寄存器中的 RXnFD[2:0] 位是一个计数器，用来表示未被 MCU 读取的接收器 FIFO 中接收的数据字节数。该寄存器还包括几个接收错误标志及其总中断控制。

Bit	7	6	5	4	3	2	1	0
Name	GEER_INTENn	GPERRn	GNFn	GFERRn	—	RXnFD2	RXnFD1	RXnFD0
R/W	R/W	R/W	R/W	R/W	—	R	R	R
POR	0	0	0	0	—	0	0	0

Bit 7 **GEER_INTENn**: GPERRn、GNFn 或 GFERRn UARTn 中断使能位

0: 除能
 1: 使能

注意，此寄存器中的 GPERRn、GNFn 或 GFERRn 错误标志不同于 UnSR 寄存器中的错误标志，随时都可以观测 RXn/TXn 接收是否有错误发生。当 GEER_INTENn=1 时，GPERRn/GNFn/GFERRn 其中一个被设置为 1，即可立即触发 UARTn 中断。反之，当 GEER_INTENn=0 时，GPERRn/GNFn/GFERRn 任意一个被置 1，都无法触发 UARTn 中断。

Bit 6 **GPERRn**: 总奇偶校验出错标志位

0: 奇偶校验正确
 1: 奇偶校验出错

当 RXn/TXn 接收期间发生奇偶校验错误时，此标志位会由硬件置高，需由应用程序将其清零。

在多笔数据传输中，GPERRn 只要置 1 就一直保持 1 (若中间不执行应用程序清零动作)，不受 PERRn 状态交替变化影响。

Bit 5 **GNFn**: 总噪声干扰标志位

0: 没有受到噪声干扰
 1: 受到噪声干扰

当 RXn/TXn 接收期间受到噪声干扰时，此标志位会由硬件置高，需由应用程序将其清零。

在多笔数据传输中，GNFn 只要置 1 就一直保持 1 (若中间不执行应用程序清零动作)，不受 NFn 状态交替变化影响。

Bit 4 **GFERRn**: 总帧错误标志位

0: 无帧错误发生
 1: 有帧错误发生

当 RXn/TXn 接收期间发生奇偶校验错误时，此标志位会由硬件置高，需由应用程序将其清零。

在多笔数据传输中，GFERRn 只要置 1 就一直保持 1 (若中间不执行应用程序清零动作)，不受 FERRn 状态交替变化影响。

Bit 3 未定义，读为“0”

Bit 2~0 **RXnFD2~RXnFD0**: 接收器 FIFO 计数器

RXnFD[2:0] 位是一个计数器，用来表示未被 MCU 读取的接收器 FIFO 中接收的数据字节数。当接收器 FIFO 接收到一个字节数据时，RXnFD[2:0] 将自动加一；当 MCU 从接收器 FIFO 中读取一个字节数据时，RXnFD[2:0] 将自动减一。如果接收器 FIFO 中有 4 个字节的数据，那么第 5 个数据将保存在移位寄存器中。如果有第 6 个数据，第 6 个数据将保存在移位寄存器中。但是 RXnFD[2:0] 的值仍然是 4。当复位发生或 UARTEENn=1 时，RXnFD[2:0] 将被清零。RXnFD[2:0] 位只可读。

波特率发生器

UARTn 自身具有一个波特率发生器，通过它可以设定数据传输速率。波特率是由一个独立的内部 16 位计数器产生，它由 BRDHn/BRDLn 寄存器和 UARTn 调制控制位 UMODn2~UMODn0 来控制。如果由 UARTn 时钟 f_H 生成所需的波特

率 BR，则：

$$f_H/BR = \text{整数部分} + \text{小数部分}$$

整数部分载入 BRDn(BRDHn/BRDLn)，小数部分乘以 8，四舍五入后载入 UMODn 位域，如下：

$$BRDn = \text{TRUNC}(f_H/BR)$$

$$UMODn = \text{ROUND}[\text{MOD}(f_H/BR) \times 8]$$

因此，实际波特率如下：

$$\text{波特率} = f_H / [BRDn + (UMODn/8)]$$

波特率和误差的计算

若选用 4MHz 时钟频率且期望的波特率为 230400，计算 BRDHn/BRDLn 寄存器的值，实际波特率和误差。

根据上述公式，BRDn=TRUNC(f_H/BR)=TRUNC(17.36111)=17

UMODn=ROUND[MOD(f_H/BR)×8]=ROUND(0.36111×8)=ROUND(2.88888)=3

实际波特率 = f_H/[BRDn+(UMODn/8)]=230215.83

因此，误差 = (230215.83-230400)/230400=-0.08%

调制控制范例

为了得到 UARTn 调制控制位 UMODn2~UMODn0 的最佳拟合位序列，可以采用以下算法：首先，将理论除法因子的小数部分乘以 8。然后将结果四舍五入，并写入 UMODn2~UMODn0 位。每个 UARTn 位时间 UMODn2~UMODn0 将被加入到内部累加器中。直到进位到 bit 3，对应的 UARTn 位时间增加一个 UARTn 时钟周期。下面以之前计算的小数 0.36111 为例来做说明：UMODn[2:0]=ROUND(0.36111×8)=011b。


小数叠加	进位到 Bit 3	UARTn 位时间序列	额外的 UARTn 时钟周期
0000b + 0011b=0011b	No	起始位	No
0011b + 0011b=0110b	No	D0	No
0110b + 0011b=1001b	Yes	D1	Yes
1001b + 0011b=1100b	No	D2	No
1100b + 0011b=1111b	No	D3	No
1111b + 0011b=0010b	Yes	D4	Yes
0010b + 0011b=0101b	No	D5	No
0101b + 0011b=1000b	Yes	D6	Yes
1000b + 0011b=1011b	No	D7	No
1011b + 0011b=1110b	No	校验位	No
1110b + 0011b=0001b	Yes	停止位	Yes

波特率校正范例

下图为一个使用 UARTn 时钟 f_H 生成的波特率为 230400 的示例，数据格式是：8 位数据位，奇偶校验使能，无地址位，2 位停止位。

下图显示了三个不同的帧：

- 上帧为准确帧，位长为 17.36 个 f_H 时钟周期 (400000/230400=17.36)。
- 中间帧采用粗略估计，位长为 17 个 f_H 时钟周期。
- 下帧显示的是校正后的帧，采用 UARTn 调制控制位 UMODn2~UMODn0 的



UART 模块的设置与控制

UARTn 采用标准的不归零码传输数据，这种方法通常被称为 NRZ 法。它由 1 位起始位，8 位或 9 位数据位和 1 位或者两位停止位组成。奇偶校验是由硬件自动完成的，可设置成奇校验、偶校验、Mark 校验、Space 校验和无校验三种格式。常用的数据传输格式由 8 位数据位，1 位停止位，无校验组成，用 8、N、1 表示，它是系统上电的默认格式。数据位数、停止位数和奇偶校验由 UnCR1 寄存器的 BNO_n、PRTn1~PRTn0、PREN_n 和 STOPS_n 设定。用于数据发送和接收的波特率由一个内部的 16 位波特率发生器产生，数据传输时低位在前高位在后。尽管 UARTn 发送器和接收器在功能上相互独立，但它们使用相同的数据传输格式和波特率，在任何情况下，停止位是必须的。

UART 的使能和除能

UARTn 是由 UnCR1 寄存器的 UARTEN_n 位来使能和除能的。若 UARTEN_n、TXEN_n 和 RXEN_n 都为高，则 TX_n 和 RX_n/TX_n 分别为 UARTn 的发送端口和接收端口。若没有数据发送，TX_n 引脚默认状态为高电平。

UARTEN_n 清零将除能 TX_n 和 RX_n/TX_n，通过设置相关引脚共用控制位，这两个引脚可用作普通 I/O 口或其它引脚共用功能。当 UARTn 被除能时将清空缓冲器，所有缓冲器中的数据将被忽略，另外一些使能控制、错误标志和状态标志将被复位，如 TXEN_n、RXEN_n、TXBRK_n、RXIF_n、OERR_n、FERR_n、PERR_n 和 NF_n 位以及 RxCNT_n 寄存器清零，而 TIDLE_n、TXIF_n 和 RIDLE_n 置位，UnCR1、UnCR2、UnCR3、UFCR_n、BRDH_n 和 BRDL_n 寄存器中的其它位保持不变。若 UARTn 工作时 UARTEN_n 清零，所有发送和接收将停止，UARTn 也将复位成上述状态。当 UARTn 再次使能时，它将在上次配置下重新工作。

数据位、停止位位数以及奇偶校验的选择


数据传输格式由数据长度、是否校验、校验类型、地址位以及停止位长度组成。它们都是由 UnCR1 和 UnCR2 寄存器的各个位控制的。BNO_n 决定数据传输是 8 位还是 9 位；PRTn1~PRTn0 决定校验类型；PREN_n 决定是否选择奇偶校验；而 STOPS_n 决定选用 1 位还是 2 位停止位。下表列出了各种数据传输格式。若地址检测功能使能，地址位，即数据字节的最高位，用来确定此帧是地址还是

数据。停止位的长度和数据位的长度无关，且只有发送器需设置停止位长度。接收器只接收一个停止位。


起始位	数据位	地址位	校验位	停止位
8 位数据位举例				
1	8	0	0	1
1	7	0	1	1
1	7	1	0	1
9 位数据位举例				
1	9	0	0	1
1	8	0	1	1
1	8	1	0	1

发送和接收数据格式

下图是发送 / 接收具有一个停止位的 8 位和 9 位数据的波形。



下图是发送具有两个停止位的 8 位和 9 位数据的波形。



UART 发送器

UnCR1 寄存器的 BNO_n 位是控制数据传输的长度。BNO_n=1 其长度为 9 位，第 9 位 MSB 存储在 UnCR1 寄存器的 TX8_n 中。发送器的核心是发送移位寄存器 TSR_n，它的数据由发送寄存器 TXR_RXR_n 提供，应用程序只须将发送数据写入 TXR_RXR_n 寄存器。上组数据的停止位发出前，TSR_n 寄存器禁止写入。如果还有新的数据要发送，一旦停止位发出，待发数据将会从 TXR_RXR_n 寄存器加载到 TSR_n 寄存器。TSR_n 不像其它寄存器一样映射到数据存储，所以应用程序不能对其进行读写操作。TXEN_n=1，发送使能，但若 TXR_RXR_n 寄存器没有数据或者波特率没有设置，发送器将不会工作。先写 TXR_RXR_n 寄存器再置高 TXEN_n 也会触发发送。当发送器使能，若 TSR_n 寄存器为空，数据写入 TXR_RXR_n 寄存器将会直接加载到 TSR_n 寄存器中。发送器工作时，TXEN_n 清零，发送器将立刻停止工作并且复位，此时通过设置相关引脚共用控制位，TX_n 引脚用作普通 I/O 口或其它引脚共用功能。

发送数据

当 UART_n 发送数据时，数据从移位寄存器中移到 TX_n 引脚上，其低位在前高位在后。在发送模式中，TXR_RXR_n 寄存器在内部总线和发送移位寄存器间形成一个缓冲。如果选择 9 位数据传输格式，最高位 MSB 取自 UnCR1 寄存器的

TX8n。

发送器的启动可由如下步骤完成：

- 正确地设置 BNO_n、PRTn1~PRTn0、PREN_n 和 STOPS_n 位以确定数据长度、校验类型和停止位长度。
- 设置 BRDH_n、BRDL_n 寄存器以及 UMODn2~UMODn0 位，选择期望的波特率。
- 置高 TXEN_n，使能 UART_n 发送器且使 TX_n 作为 UART_n 的发送端。
- 读取 UnSR 寄存器，然后将待发数据写入 TXR_RXR_n 寄存器。注意，此步骤会清除 TXIF_n 标志位。

如果要发送多个数据只需重复上一步骤。

当 TXIF_n=0 时，数据将禁止写入 TXR_RXR_n 寄存器。可以通过以下步骤来清除 TXIF_n：

1. 读取 UnSR 寄存器
2. 写 TXR_RXR_n 寄存器

只读标志位 TXIF_n 由 UART_n 硬件置位。若 TXIF_n=1，TXR_RXR_n 寄存器为空，其它数据可以写入而不会覆盖之前的数据。若 TEIE_n=1，TXIF_n 标志位会产生中断。在数据传输时，写 TXR_RXR_n 指令会将待发数据暂存在 TXR_RXR_n 寄存器中，当前数据发送完毕后，待发数据被加载到发送移位寄存器中。当发送器空闲时，写 TXR_RXR_n 指令会将数据直接加载到 TSR_n 寄存器中，数据传输立刻开始且 TXIF_n 置位。当数据帧内的最后一个数据位（停止位前一位）被移出后或传输完暂停帧后，此时 TIDLE_n 位将被置位。

可以通过以下步骤来清除 TIDLE_n：

1. 读取 UnSR 寄存器
2. 写 TXR_RXR_n 寄存器

清除 TXIF_n 和 TIDLE_n 软件执行次序相同。

发送暂停字

若 TXBRK_n=1 保持超过 (BRD_n+1)×t_H 时间且 TIDLE_n=1，下一帧将会发送暂停字。它是由一个起始位、13×N (N=1, 2, …) 位逻辑 0 组成。置位 TXBRK_n 将会发送暂停字，而清除 TXBRK_n 将产生停止位，传输暂停字不会产生中断。需要注意的是，暂停字至少 13 位宽。若 TXBRK_n 持续为高，那么发送器会一直发送暂停字；当应用程序将 TXBRK_n 清零后，发送器结束最后一帧暂停字的发送后接着发送一位或两位停止位。最后一帧暂停字的结尾自动为高电平，以确保下一帧数据起始位的检测。

UART 接收器

UART_n 接收器支持 8 位或者 9 位数据接收。若 BNO_n=1，数据长度为 9 位，而最高位 MSB 存放在 UnCR1 寄存器的 RX8_n 中。接收器的核心是串行移位寄存器 RSR_n。RX_n/TX_n 引脚上的数据送入数据恢复器中，它在 16 倍波特率的频率下工作，而串行移位器工作在正常波特率下。当在 RX_n/TX_n 引脚上检测到停止位，若 TXR_RXR_n 寄存器为空，数据从 RSR_n 寄存器中加载到 TXR_RXR_n 寄存器。RX_n/TX_n 引脚上的每一位数据会被采样三次以判断其逻辑状态。RSR_n 不像其它寄存器一样映射在数据存储器，所以应用程序不能对其进行读写操作。

接收数据

当 UARTn 接收数据时，数据低位在前高位在后，连续地从 RXn/TXn 引脚进入移位寄存器。TXR_RXRn 寄存器在内部总线和接收移位寄存器间形成一个缓冲。TXR_RXRn 寄存器是一个四字节深度的 FIFO 缓冲器，它能保存四字节数据的同时接收第五字节数据，应用程序必须保证在接收完第五字节前读取 TXR_RXRn 寄存器，否则忽略第五字节数据并且发生溢出错误。

接收器的启动可由如下步骤完成：

- 正确地设置 BNO_n、PRTn1~PRTn0 和 PREN_n 位以确定数据长度和校验类型。
- 设置 BRDH_n/BRDL_n 寄存器以及 UMODn2~UMODn0 位，选择期望的波特率。
- 置高 RXEN_n，使能 UARTn 接收器且使 RXn/TXn 作为 UARTn 的接收端。

此时接收器被使能并检测起始位。

接收数据将会发生如下事件：

- 当 TXR_RXRn 寄存器中包含有效数据时，UnSR 寄存器中的 RXIF_n 位将会置位，可以通过轮询 RxCNTn 寄存器的 RXnFD[2:0] 位来检查有效数据字节数。
- 当数据从 RSRn 寄存器加载到 FIFO 中，并且达到接收器 FIFO 触发等级，若 RIE_n=1，将产生中断。
- 若接收器检测到帧错误、噪声干扰错误、奇偶出错或溢出错误，那么相应的错误标志位置位。

可以通过如下步骤来清除 RXIF_n：

1. 读取 UnSR 寄存器
2. 读取 TXR_RXRn 寄存器直到接收器 FIFO 为空

接收暂停字

UARTn 接收任何暂停字都会当作帧错误处理。接收器只根据 BNO_n 位的设置外加一个停止位来确定一帧数据的长度。若暂停字数大于 BNO_n 位指定的长度外加一个停止位，接收器认为接收已完毕，RXIF_n 和 FERR_n 置位，TXR_RXRn 寄存器清 0，若相应的中断允许且 RIDLE_n 为高将会产生中断。暂停字只会被认为包含信息 0 且会置位 FERR_n 标志位。如果检测到较长的暂停信号，接收器会将此信号视为包含一个起始位、数据位和无效的停止位的数据帧并且置位 FERR_n 标志位。在下个开始位到来之前，接收器必须等待一个有效的停止位。接收器不会假定线上的暂停信号是下一个开始位。暂停字将会加载到缓冲器中，在接收到停止位前不会再接收数据，没有检测到停止位也会置位只读标志位 RIDLE_n。

UARTn 接收到暂停字会产生以下事件：

- 帧错误标志位 FERR_n 置位。
- TXR_RXRn 寄存器清零。
- OERR_n、NF_n、PERR_n、RIDLE_n 或 RXIF_n 可能会置位。

空闲状态

当 UARTn 接收数据时，即在起始位和最后一个数据位（停止位前一位）之间，UnSR 寄存器的接收状态标志位 RIDLE_n 清零。在最后一个数据位（停止位前一位）和下一帧数据的起始位之间，RIDLE_n 被置位，表示接收器空闲。

接收中断

UnSR 寄存器的只读标志位 RXIF_n 由接收器的边沿触发置位。若 RIE_n=1，数据

从移位寄存器 RSRn 加载到 TXR_RXRn 寄存器时产生中断，同样地，溢出也会产生中断。

接收错误处理

UARTn 会产生几种接收错误，下面部分将描述各错误以及怎样处理。

溢出 – OERRn 标志

TXR_RXRn 寄存器是一个四字节深度的 FIFO 缓冲器，它能保存四字节数据的同时接收第五字节数据，应用程序必须保证在接收完第五字节前读取 TXR_RXRn 寄存器，否则发生溢出错误。

产生溢出错误时将会发生以下事件：

- UnSR 寄存器中 OERRn 被置位。
- TXR_RXRn 寄存器中数据不会丢失。
- RSRn 寄存器数据将会被覆盖。
- 若 RIEn=1，将会产生中断。

先读取 UnSR 寄存器再读取 TXR_RXRn 寄存器可将 OERRn 清零。

噪声干扰 – NFn/GNFn 标志

数据恢复时多次采样可以有效的鉴别出噪声干扰。当检测到数据受到噪声干扰时将会发生以下事件：

- 在 RXIFn 上升沿，UnSR 寄存器中只读标志位 NFn 置位。
- 数据从 RSRn 寄存器加载到 TXR_RXRn 寄存器中。
- NFn 不直接产生中断，但此位置位发生在 RXIFn 置位产生中断的同周期内。
- GNFn 标志位置位，当 GEER_INTENn=1 时将产生中断。

注：1. 先读取 UnSR 寄存器再读取 TXR_RXRn 寄存器可将 NFn 清零。

2. GNFn 一旦置 1 就会一直保持 1，直到应用程序将其清零。

帧错误 – FERRn/GFERRn 标志

若在停止位上检测到 0，UnSR 寄存器中只读标志 FERRn 置位。若选择两位停止位，此两位都必须为高，否则将置位 FERRn。FERRn 只读标志位同接收的数据分别记录在 UnSR 寄存器和 TXR_RXRn 寄存器中。这将触发 GFERRn 标志位置位，当 GEER_INTENn=1 时将产生中断。

注：1. FERRn 标志位可被任何复位清零。

2. GFERRn 一旦置 1 就会一直保持 1，直到应用程序将其清零。

奇偶校验错误 – PERRn/GPERRn 标志

若接收到数据出现奇偶校验错误，UnSR 寄存器中只读标志 PERRn 置位。只有使能了奇偶校验，选择了校验类型，此标志位才有效。PERRn 只读标志位同接收的数据分别记录在 UnSR 寄存器和 TXR_RXRn 寄存器中。这将触发 GPERRn 标志位置位，当 GEER_INTENn=1 时将产生中断。

注：1. 在读取相应的数据之前必须先访问 UnSR 寄存器中的 FERRn 和 PERRn 错误标志位。

2. PERRn 标志位可被任何复位清零。

3. GPERRn 一旦置 1 就会一直保持 1，直到应用程序将其清零。


UART 模块中断结构

几个独立的 UARTn 条件可以产生一个 UARTn 中断。当条件满足时，会产生一个低脉冲信号。发送寄存器为空、发送器空闲、接收器达到 FIFO 触发等级、接收器溢出、奇偶校验错误 (GPERRn)、噪声干扰 (GNFn)、帧错误 (GFERRn) 以及地址检测和 RXn/TXn 引脚唤醒都会产生中断。若总中断使能位及相应的中断控制位使能且堆栈未满，程序将会跳转到相应的中断向量执行中断服务程序，而后再返回主程序。其中前四种情况，若其 UnCR2 寄存器中相应中断允许位被置位，则 UnSR 寄存器中对应中断标志位将产生 UARTn 中断。发送器相关的两个中断情况有各自对应的中断允许位，而接收器相关的两个中断情况共用一个中断允许位。这些允许位可用于禁止个别的 UARTn 中断源。

接收器奇偶校验错误 (GPERRn)、噪声干扰 (GNFn) 和帧错误 (GFERRn) 标志位都位于 RxCNTn 寄存器中，如果同一寄存器中的中断使能控制位 GEER_INTENn 置位，则会产生 UARTn 中断。

地址检测也是 UARTn 模式的中断源，它没有相应的标志位，若 UnCR2 寄存器中 ADDENn=1，当检测到地址将会产生 UARTn 中断。RXn/TXn 引脚唤醒也可以产生 UARTn 中断，它没有相应的标志位，当 UARTn 时钟源 f_H 关闭且 UnCR2 中的 WAKEn 和 RIEn 位被置位，RXn/TXn 引脚上有下降沿时会产生 UARTn 中断。

注意，UnSR 寄存器标志位为只读状态，软件不能对其进行设置，和其它一些中断一样，在进入相应中断服务程序时也不能清除这些标志位。这些标志位仅在 UARTn 特定动作发生时才会自动被清除，详细解释见 UART 寄存器章节。整体 UARTn 中断的使能或除能可由中断控制寄存器中的相关中断使能控制位控制，以决定是否屏蔽或响应 UARTn 模块的中断请求。



UARTn 中断框图 (n=0~1)

地址检测模式

置位 UnCR2 寄存器中的 ADDENn 将启动地址检测模式。若此位为“1”，可产生接收数据有效中断，其请求标志位为 RXIFn。若 ADDENn 有效，只有在接收到数据最高位为 1 才会产生中断，中断允许位 URnE 和 EMI 也要使能才会产生中断。地址的最高位为第 9 位 (BNO_n=1) 或第 8 位 (BNO_n=0)，若此位为高，则接收到的是地址而非数据。只有接收的数据的最后一位为高才会产生中断。若 ADDENn 除能，每接收到一个有效数据便会置位 RXIFn，而不用考虑数据的最后一位。地址检测和奇偶校验在功能上相互排斥，若地址检测模式使能，为了确保操作正确，必须将奇偶校验使能位清零以除能奇偶校验。

ADDENn	9th Bit (BNO _n =1) 8th Bit (BNO _n =0)	产生 UARTn 中断
0	0	√
	1	√
1	0	×
	1	√

ADDENn 位功能 (n=0~1)

UART 模块暂停和唤醒

UARTn 时钟 f_H 关闭后 UARTn 模块将停止运行。当传送数据时 UARTn 时钟 f_H 关闭，发送将停止直到 UARTn 模块时钟再次使能。同样地，当接收数据时单片机进入空闲或休眠模式，数据接收也会停止。当单片机进入空闲或休眠模式，UnSR、UnCR1、UnCR2、UnCR3、UFCRn、RxCNTn、TXR_RXRn 以及 BRDHn 和 BRDLn 寄存器都不会受到影响。建议在单片机进入空闲或休眠模式前先确保数据发送或接收已完成。

UARTn 功能中包括了 RXn/TXn 引脚的唤醒功能，由 UnCR2 寄存器中 WAKEn 位控制。当单片机进入空闲或休眠模式且 UARTn 时钟 f_H 关闭时，若 WAKEn 位与 UARTn 允许位 UARTE_n、接收器允许位 RXENn 和接收器中断允许位 RIEn 都被置位，则 RXn/TXn 引脚的下降沿可触发产生 RXn/TXn 引脚唤醒 UARTn 的中断。唤醒后系统需延时一段时间才能正常工作，在此期间，RXn/TXn 引脚上的任何数据将被忽略。

若要产生唤醒 UARTn 的中断，除了唤醒使能控制位和接收中断使能控制位需置位外，总中断使能位 EMI 和 UARTn 中断使能控制位 URnE 也必须置位；若这两个控制位没有被置位，那么单片机将可以被唤醒但不会产生中断。同样唤醒后系统需一定的延时才能正常工作，然后才会产生 UARTn 中断。

LCD 驱动器

对于设计中带有 LCD 功能的大批量应用，选择定制而非较昂贵的基于字符的显示方式可以有效地降低成本。然而，驱动此类定制的显示器需要振幅及时间可变的 COM 和 SEG 信号，且需很多特殊的考虑以正确地操作 LCD。此单片机有内部 LCD 信号产生电路，可以自动地产生时间与振幅可变的信号直接驱动 LCD，与用户 LCD 的接口连接也相当容易。

此单片机含有驱动使能 LCD 各种类型显示的选项。下表显示此单片机带有的功能选项。

驱动数目	占空比	偏压	偏压类型	波形类型
40×4	1/4	1/3	R	A 或 B
38×6	1/6	1/3	R	A 或 B
36×8	1/8	1/3	R	A 或 B
36×8	1/8	1/4	R	A 或 B

LCD 驱动器输出选项



LCD 显示存储器

数据存储器中有一部分区域是专门为 LCD 的显示数据而保留，即 LCD 显示数据存储器。单片机内部显示驱动电路会自动读取任何写入此处的数据并据此产生 LCD 驱动信号。因此任何写入 LCD 存储器的数据，会立即映射到连接单片机的 LCD 显示器上。

该单片机为 LCD 显示提供一个嵌入式数据存储区域。这个区域位于 Sector 4 的 00H~27H。LCD 显示存储器能被读出和写入，可通过间接寻址模式，并使用 MP1L/MP1H 或 MP2L/MP2H 来进行，或者通过扩展指令直接寻址。如果使用间接寻址方式，当要存取 LCD 存储器时，首先要将 MP1H 或 MP2H 的值设为“04H”来选择对 Sector 4 操作。此后，用户可以通过 MP1L 或 MP2L 使用间接寻址方式来对存储区进行操作。选择了 Sector 4 之后，使用 MP1L 或 MP2L 可以对地址范围为 00H~27H 的存储区操作，就可以直接对显示存储区进行读或者写的操作了。

当数据被写入显示数据区域，这些数据自动地被 LCD 驱动器读取来产生相应的 LCD 驱动信号。把“1”或“0”写入显示存储器的相应位，可以控制显示或不显示。下图为显示存储器和 LCD 显示模块之间的映射关系。

未使用到的 LCD 存储器位不可用于通用数据存储器。例如，若 LCD 选择的是 1/4 占空比 (4COM)，则 COM4~COM7 对应的 RAM 都读为“0”。



LCD 存储器映射图

LCD 时钟源

LCD 时钟是由内部时钟源 f_{SUB} 通过内部分频电路进行 8 分频获得，其中， f_{SUB} 的时钟源通过 SCC 寄存器的 FSS 位选择来自于内部 LIRC 振荡器或者 LXT 振荡器。该方法用于产生理想的频率为 4kHz 的 LCD 时钟，以获得更好的 LCD 显示效果。

f_{SUB} 时钟源	LCD 时钟频率
LIRC	4kHz
LXT	4kHz

LCD 时钟源

LCD 寄存器

LCD 控制寄存器位于数据存储器，用于设置 LCD 驱动器的各种特性。该单片机有四个 LCD 控制寄存器，LCDC0、LCDC1、LCDC2 和 LCDCP。

LCDC0 寄存器中的 TYPE 位用于选择 A 型或是 B 型的 LCD 控制信号。RSEL2~RSEL0 位用于选择内部总偏压电阻，从而为 R 型 LCD 面板提供合适的偏置电流。在应用中，选择匹配的 LCD 面板也可以降低偏压电流。LCDC0 寄存器中的 LCDEN 位只有当单片机工作于快速模式、低速模式或空闲模式时才可以控制 LCD 的使能与除能。如果单片机处于休眠模式，则 LCD 显示将一直处于除能状态。

LCDC1 寄存器中的 PLCD3~PLCD0 位用于为 R 型偏压电路选择 V_A 电压。QCT2~QCT0 位用于确定快速充电时间周期。

LCDC2 寄存器用于选择 LCD 占空比和偏压。

LCDCP 寄存器中的 LCDPR 位用于选择 PLCD 引脚或内部充电泵稳压器来提供电源给 R 型 LCD COM 和 SEG 引脚。CPVS1~CPVS0 位用于选择一个合适的充电泵稳压器输出电压电平给 R 型 LCD。

寄存器名称	位							
	7	6	5	4	3	2	1	0
LCDC0	TYPE	—	—	—	RSEL2	RSEL1	RSEL0	LCDEN
LCDC1	QCT2	QCT1	QCT0	—	PLCD3	PLCD2	PLCD1	PLCD0
LCDC2	—	—	—	—	—	DTYC1	DTYC0	BIAS
LCDCP	—	—	—	—	LCDPR	—	CPVS1	CPVS0

LCD 寄存器列表

• LCDC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	TYPE	—	—	—	RSEL2	RSEL1	RSEL0	LCDEN
R/W	R/W	—	—	—	R/W	R/W	R/W	R/W
POR	0	—	—	—	0	0	0	0

Bit 7 **TYPE:** LCD 波形类型选择

0: A 型

1: B 型

Bit 6~4 未定义，读为“0”

Bit 3~1 **RSEL2~RSEL0:** R 型总偏压电阻选择 – 适用于 1/3 Bias 和 1/4 Bias

000: 1170k Ω

001: 225k Ω

010: 25k Ω

011: 2340k Ω

100: 快速充电模式 – 在 25k Ω 和 1170k Ω 间切换

101: 快速充电模式 – 在 25k Ω 和 225k Ω 间切换

110~111: 快速充电模式 – 在 25k Ω 和 2340k Ω 间切换

该单片机为 R 型 LCD 显示器提供了低功耗快速充电模式。在该模式下，LCD 显示器更新时将在每个 COM 起始处提供更多的偏置电流，并在同个 COM 的剩余时间周期中提供更少的偏置电流以减少偏置电流损耗。

Bit 0 **LCDEN:** LCD 使能控制

0: 除能

1: 使能

在快速、低速和空闲模式下，LCD 使能 / 除能可由此位控制。在休眠模式下，LCD 总是关闭。

• LCDC1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	QCT2	QCT1	QCT0	—	PLCD3	PLCD2	PLCD1	PLCD0
R/W	R/W	R/W	R/W	—	R/W	R/W	R/W	R/W
POR	0	0	0	—	0	0	0	0

Bit 7~5 **QCT2~QCT0**: R 型快速充电时间选择

000: $1 \times t_{SUB}$

001: $2 \times t_{SUB}$

010: $3 \times t_{SUB}$

011: $4 \times t_{SUB}$

100: $5 \times t_{SUB}$

101: $6 \times t_{SUB}$

110: $7 \times t_{SUB}$

111: $8 \times t_{SUB}$

注: $t_{SUB}=1/f_{SUB}$

Bit 4 未定义, 读为“0”

Bit 3~0 **PLCD3~PLCD0**: V_A 节点的 R 型偏压电源选择

0000: $V_{PLCD} \times 8/16$

0001: $V_{PLCD} \times 9/16$

0010: $V_{PLCD} \times 10/16$

0011: $V_{PLCD} \times 11/16$

0100: $V_{PLCD} \times 12/16$

0101: $V_{PLCD} \times 13/16$

0110: $V_{PLCD} \times 14/16$

0111: $V_{PLCD} \times 15/16$

1XXX: V_{PLCD}

注意, V_A 电压值必须等于或大于 2.1V。

• LCDC2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	DTYC1	DTYC0	BIAS
R/W	—	—	—	—	—	R/W	R/W	R/W
POR	—	—	—	—	—	0	0	0

Bit 7~3 未定义, 读为“0”

Bit 2~1 **DTYC1~DTYC0**: LCD 占空比选择

00: 1/4 Duty (使用 COM0~COM3)

01: 1/6 Duty (使用 COM0~COM5)

10: 1/8 Duty (使用 COM0~COM7)

11: 未定义

未使用到的 COM 引脚可被配置为其它共用引脚功能。

Bit 0 **BIAS**: LCD 偏压选择

0: 1/3 Bias

1: 1/4 Bias

• LCDCP 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	LCDPR	—	CPVS1	CPVS0
R/W	—	—	—	—	R/W	—	R/W	R/W
POR	—	—	—	—	0	—	0	0

Bit 7~4 未定义，读为“0”

Bit 3 **LCDPR**: R 型 LCD 电源选择

0: PLCD 引脚

1: 内部充电泵

当此位为 0, R 型 LCD 电源来自 PLCD 引脚, 其内部充电泵除能。

注: 当 LCDPR 位为 1 (内部充电泵使能) 条件下, LCD 关闭时 (LCDEN=0), 应用程序需要将 LCDPR 位清零以免增加额外的耗电。

Bit 2 未定义，读为“0”

Bit 1~0 **CPVS1~CPVS0**: 充电泵输出电压选择

00: 3.3V

01: 3.0V

10: 2.7V

11: 4.5V

LCD 电压源和偏压

LCD 驱动器需要几种电压值以产生时间振幅可变的信号。此单片机 LCD 驱动器支持 R 型偏压。

R 型偏压


对于 R 型偏压, LCD 电压源可通过 LCDCP 寄存器中的 LCDPR 位选择来自 PLCD 引脚或内部充电泵稳压器, 以产生内部偏压电压。PLCD 引脚上的来源可以是单片机的电压源也可以是其它电压源。有四种内部充电泵电压输出, 可通过 LCDCP 寄存器中的 CPVS[1:0] 位设置。

对于 R 型 1/3 偏压的结构, 要用到 V_{SS} 、 V_A 、 V_B 和 V_C 四种电压值。对于 R 型 1/4 偏压的结构, 要用到 V_{SS} 、 V_A 、 V_B 、 V_C 和 V_D 五种电压值。其中, V_A 电压值范围是 $V_{PLCD} \times 8/16 \sim V_{PLCD}$, 分压比可通过 PLCD3~PLCD0 位选择。若选择 1/8 占空比, 建议对应选择 1/4 Bias。

LCD0 寄存器中的 RSEL2~RSEL0 位用于选择不同的内部偏压电阻值。该电阻值结合 PLCD 引脚上的电压将确定偏置电流。VMAX 引脚应连接到提供最大电压值的 PLCD 引脚或 VDD 引脚。


偏压选择	偏置电压
1/3 Bias	$V_A = V_{PLCD} \times 8/16 \sim V_{PLCD}$; $V_B = V_A \times 2/3$; $V_C = V_A \times 1/3$
1/4 Bias	$V_A = V_{PLCD} \times 8/16 \sim V_{PLCD}$; $V_B = V_A \times 3/4$; $V_C = V_A \times 2/4$; $V_D = V_A \times 1/4$

R 型偏置电压



注：1. 当 LCD 除能时，其直流通路将被关闭。
 2. 当 LCDPR=1 时，PLCD 引脚应该外接一个 4.7μF 的电容；当 LCDPR=0 时，PLCD 引脚无需外接电容。

R 型偏压配置 – 1/3 Bias & 1/4 Bias




QT: Quick charging time, determined by QCT[2:0].

快速充电模式

内部充电泵

对于 R 型 LCD，COMs 和 SEGs 引脚可通过外部 PLCD 引脚或内部充电泵电路上电，由 LCDCP 寄存器中的 LCDPR 位决定。如果 LCDPR 为高，LCD 驱动器电源由内部充电泵电路提供。有四种充电泵输出电压电平，通过 LCDCP 寄存器中的 CPVS1~CPVS0 位选择。如果使用内部充电泵电路，应该连接一个外部 4.7μF 电容到外部 PLCD 引脚以使输出电压稳定。



内部充电泵电路

LCD 复位状态

LCDC0 寄存器中的 LCDEN 位取反后，与休眠功能进行“OR”逻辑或运算的结果可产生 LCD 内部复位。清除 LCDEN 位也会将 LCD 复位。若进入休眠模式前，即使 LCDEN 位为 1 使能 LCD 驱动，进入休眠模式后 LCD 仍被复位。

当 LCDEN 位设置为 1 使能 LCD 驱动功能接着发生单片机复位，则 LCD 驱动器将被复位，且在单片机复位过程中 COM 和 SEG 输出都处于浮空状态。LCD 复位操作所需时间为 $t_{RSTD}+t_{SST}$ ，这两个参数值可参考系统上电时间电气特性。

MCU 复位	休眠模式	LCDEN	LCD 复位	COM 和 SEG 电平
No	Off	1	No	正常操作
No	Off	0	Yes	逻辑低
No	On	x	Yes	逻辑低
Yes	x	x	Yes	浮空

注：1. 这里所说的 MCU 复位情况不包含 WDT 在空闲 / 休眠模式时的溢出复位。

2. “x”：无关。

LCD 复位状态

LCD 驱动输出

LCD 驱动器提供的 COM 和 SEG 输出数目，以及偏压和波形类型选项，取决于 LCD 控制位的设置。

由于 LCD 基本性质的缘故，它们的像素点只能加上 AC 电压，如果加上 DC 电压，将会引起永久性的损害。因此 LCD 显示器的对比度由提供到每个像素的实际 RMS 电压控制，这个值相当于 COM 引脚上的电压值减去 SEG 引脚上的电压值的结果取均方根后的值。RMS 电压必须大于 LCD 的饱和电压，以便能打开像素点，但同时也要小于阈值电压，以便能关闭像素点。

因为要将 DC 电压限制为 0 且以最少的连接数来控制尽可能多的像素点，因此需要产生时间振幅可变的信号供给 LCD 使用。这些时间与振幅都可变的信号由单片机内的 LCD 驱动电路自动产生。占空比决定使用 common 口的个数，也称为底板或 COMs。1/4 占空比的 COM 口个数为 4，因此该值定义了每个 LCD 信号帧内的时间片数。单片机提供两种类型的信号即 A 型和 B 型，通过寄存器 LCDC0 中的 TYPE 位加以选择。B 型提供较低频率的信号，然而，较低的频率可能引起闪烁，从而影响显示的清晰度。

R 型 , 4-COM, 1/3 Bias

LCD Display Off Mode

COM0 ~ COM3

All segment outputs

Normal Operation Mode

1 Frame

COM0

COM1

COM2

COM3

All segments are OFF

COM0 side segments are ON

COM1 side segments are ON

COM2 side segments are ON

COM3 side segments are ON

COM0,1 side segments are ON

COM0,2 side segments are ON

COM0,3 side segments are ON

(other combinations are omitted)

All segments are ON

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}


V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}

V_A
V_B
V_C
V_{SS}


V_A
V_B
V_C
V_{SS}

LCD 驱动输出 - A 型 , 1/4 Duty, 1/3 Bias




LCD 驱动输出 - B 型, 1/4 Duty, 1/3 Bias

R 型 , 6-COM, 1/3 Bias




LCD 驱动输出 - A 型 , 1/6 Duty, 1/3 Bias




LCD 驱动输出 - B 型, 1/6 Duty, 1/3 Bias

R 型 , 8-COM, 1/3 Bias




LCD 驱动输出 - A 型 , 1/8 Duty, 1/3 Bias




LCD 驱动输出 - B 型 , 1/8 Duty, 1/3 Bias

R 型, 8-COM, 1/4 Bias



LCD 驱动输出 - A 型, 1/8 Duty, 1/4 Bias



LCD 驱动输出 - B 型, 1/8 Duty, 1/4 Bias


编程注意事项

LCD 编程时要注意几点，其中之一就是在单片机上电后，要保证 LCD 存储器正确地初始化。与通用数据存储器一样，在上电后，LCD 存储器的内容是未知的。由于 LCD 存储器的内容会映射到实际的 LCD，所以在上电后，为获得正确的显示图形，初始化此存储器内容是非常重要的。

在实际应用中，必须要考虑 LCD 的实际容性负载。对于单片机来说，LCD 的像素点一般可以看作电容性的负载，要确保所连接的像素点不能过多。这点对可以连接多个 LCD 像素点的 COM 口来说尤为重要。接下来的流程图描述 LCD 的等效电路。

另外还有一个要注意的就是当 LCD 驱动时钟来源被关闭后所发生的变化。LCDC0 控制寄存器中的 LCD 使能控制位 LCDEN 需清零以降低功耗。当此位被清零，就会停止产生显示的驱动信号，并处于一种低功耗的空白显示的状态。


要注意当上电复位后，LCDEN 位会被清零，显示功能关闭。



LCD 面板等效电路

16 位乘法单元 – MDU

该单片机内置一个 16 位乘法单元，即 MDU，是 16 位无符号乘法与 32 位 /16 位无符号除法器。此乘法器可取代软件执行乘除法运算，节省大量运算时间、程序及数据占用空间，降低单片机负载，以达到提升整体系统性能。



16-bit MDU 方框图

MDU 寄存器

乘法或除法操作通过一系列寄存器以指定的方式，指定的读写次序实现。状态寄存器 MDUWCTRL 可指示运算操作的状态。六个数据寄存器每个寄存器充当的角色取决于要执行的运算操作。

寄存器名称	位							
	7	6	5	4	3	2	1	0
MDUWR0	D7	D6	D5	D4	D3	D2	D1	D0
MDUWR1	D7	D6	D5	D4	D3	D2	D1	D0
MDUWR2	D7	D6	D5	D4	D3	D2	D1	D0
MDUWR3	D7	D6	D5	D4	D3	D2	D1	D0
MDUWR4	D7	D6	D5	D4	D3	D2	D1	D0
MDUWR5	D7	D6	D5	D4	D3	D2	D1	D0
MDUWCTRL	MDWEF	MDWOV	—	—	—	—	—	—

MDU 寄存器列表

• MDUWRn 寄存器 (n=0~5)

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	x	x	x	x	x	x	x	x

“x”：未知

Bit 7~0 **D7~D0**: 16-bit MDU 数据寄存器 n

● MDUWCTRL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	MDWEF	MDWOV	—	—	—	—	—	—
R/W	R	R	—	—	—	—	—	—
POR	0	0	—	—	—	—	—	—

- Bit 7 **MDWEF**: 16-bit MDU 错误标志位
 0: 正常
 1: 异常
 如果在运算过程中 MDUWRn 寄存器被改写或被读取, MDWEF 位由硬件自动置位。当操作完成且 MDWEF 位为 1 时, 可通过读取 MDUWCTRL 寄存器将此位清零。
- Bit 6 **MDWOV**: 16-bit MDU 溢出标志位
 0: 无溢出发生
 1: 乘法结果大于 FFFFH 或除数为 0
 每完成一次运算, 硬件自动更新此位以指示当前运算的情况。
- Bit 5~0 未定义, 读为 “0”

MDU 操作

乘除法单元用于乘法运算还是除法运算取决于寄存器 MDUWR0~MDUWR5 的写入顺序。无论是被乘数, 被除数, 乘数或除数值的写入, 都是要先写入低字节数据再写入高字节数据到对应的 MDU 数据寄存器。当按指定的次序写入数据到 MDUWRn 数据寄存器直到对 MDUWR5 寄存器写入数据后, 才开始执行乘法或除法操作。需要强调的是, 写入数据到这些 MDUWRn 寄存器时, 并非一定要不间断写入但必须要依照正确的写入次序。因此在对数据寄存器依指定次序写入时, 允许中间插入非写入 MDUWRn 的其它指令或中断等。

对 MDUWRn 数据寄存器写入顺序与乘除法的对应关系如下:

- 32-bit/16-bit 除法运算: 依序从 MDUWR0 写到 MDUWR5
- 16-bit/16-bit 除法运算: 依序写 MDUWR0、MDUWR1、MDUWR4、MDUWR5, 跳过 MDUWR2 和 MDUWR3 不写
- 16-bit×16-bit 乘法运算: 依序写 MDUWR0、MDUWR4、MDUWR1、MDUWR5, 跳过 MDUWR2 和 MDUWR3 不写

当按当前运算指定的次序完成对数据寄存器的写入后, MDU 开始执行对应的运算。不同运算所需的时间是不同的。在运算过程中, MDUWRn (n=0~5) 寄存器禁止被写或被读。每次运算完成后, 需读取 MDUWCTRL 寄存器判断运算状态是否正确。若正确, 则可按照指定的次序读取 MDUWRn 寄存器以得到最终的运算结果。

各运算所需的时间如下所示:

- 32-bit/16-bit 除法运算: $17 \times t_{SYS}$
- 16-bit/16-bit 除法运算: $9 \times t_{SYS}$
- 16-bit×16-bit 乘法运算: $11 \times t_{SYS}$

运算完成后, 计算结果储存在 MDU 数据寄存器中, 必须按指定的次序读取这些寄存器。需要强调的是, 读取 MDUWRn 数据寄存器时, 并非一定要不间断读取但必须要依照正确的读取次序。因此在对数据寄存器依指定次序读取数据时, 允许中间插入非读 MDUWRn 的其它指令或中断等。

读取 MDUWRn 数据寄存器与乘除法的对应关系如下:

- 32-bit/16-bit 除法运算: 商数值依序读取 MDUWR0 到 MDUWR3; 余数值依

序读取 MDUWR4、MDUWR5

- 16-bit/16-bit 除法运算：商数值依序读取 MDUWR0、MDUWR1；余数值依序读取 MDUWR4、MDUWR5
- 16-bit×16-bit 乘法运算：乘积值依序读取 MDUWR0 到 MDUWR3


下述表格总结了 MDU 不同运算操作时的数据寄存器读写次序及运算时间。注意，在 MDU 操作未完成之前，单片机不可进入空闲或休眠模式，否则 MDU 操作失败。

运算项目	32-bit / 16-bit 除法	16-bit / 16-bit 除法	16-bit × 16-bit 乘法
写次序 最先写 ↓ ↓ ↓ ↓ 最后写	写入被除数 Byte 0 到 MDUWR0 写入被除数 Byte 1 到 MDUWR1 写入被除数 Byte 2 到 MDUWR2 写入被除数 Byte 3 到 MDUWR3 写入除数 Byte 0 到 MDUWR4 写入除数 Byte 1 到 MDUWR5	写入被除数 Byte 0 到 MDUWR0 写入被除数 Byte 1 到 MDUWR1 写入除数 Byte 0 到 MDUWR4 写入除数 Byte 1 到 MDUWR5	写入被乘数 Byte 0 到 MDUWR0 写入乘数 Byte 0 到 MDUWR4 写入被乘数 Byte 1 到 MDUWR1 写入乘数 Byte 1 到 MDUWR5
运算时间	$17 \times t_{\text{SYS}}$	$9 \times t_{\text{SYS}}$	$11 \times t_{\text{SYS}}$
读次序 最先读 ↓ ↓ ↓ ↓ 最后读	从 MDUWR0 读取商数 Byte 0 从 MDUWR1 读取商数 Byte 1 从 MDUWR2 读取商数 Byte 2 从 MDUWR3 读取商数 Byte 3 从 MDUWR4 读取余数 Byte 0 从 MDUWR5 读取余数 Byte 1	从 MDUWR0 读取商数 Byte 0 从 MDUWR1 读取商数 Byte 1 从 MDUWR4 读取余数 Byte 0 从 MDUWR5 读取余数 Byte 1	从 MDUWR0 读取乘积结果 Byte 0 从 MDUWR1 读取乘积结果 Byte 1 从 MDUWR2 读取乘积结果 Byte 2 从 MDUWR3 读取乘积结果 Byte 3

MDU 运算总结

循环冗余校验 – CRC

循环冗余校验 (CRC) 计算单元是一种错误检测技术测试算法，用于验证数据传输或存储数据的正确性。CRC 计算将数据流或数据块作为输入，并生成一个 16-bit 的输出余数。通常情况下，一个数据流带有 CRC 后缀码，当被发送或存储时该 CRC 后缀码可用作数据流的校验和。因此，被接收或重新存储的数据流的 CRC 码也是通过相同的生成多项式计算得到的。若新的 CRC 码结果与先前计算的不匹配，这意味着数据流出错。



CRC 方框图

CRC 寄存器

CRC 发生器包含了一个 8-bit CRC 数据输入寄存器，CRCIN，以及一对 CRC 校验和寄存器，CRCDH 和 CRCDL。CRCIN 寄存器用于输入新数据，而 CRCDH 和 CRCDL 寄存器用于保存前一个 CRC 计算结果。CRCCR 控制寄存器用于决定使用哪一个 CRC 生成多项式，以及决定是否执行位反序和反码操作。

寄存器名称	位							
	7	6	5	4	3	2	1	0
CRCCR	—	—	—	—	DAINRV	DAOUTRV	DAOUTCMPL	POLY
CRCIN	D7	D6	D5	D4	D3	D2	D1	D0
CRCDL	D7	D6	D5	D4	D3	D2	D1	D0
CRCDH	D15	D14	D13	D12	D11	D10	D9	D8

CRC 寄存器列表

• CRCCR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	DAINRV	DAOUTRV	DAOUTCMPL	POLY
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

- Bit 7~4 未定义，读为“0”
- Bit 3 **DAINRV**: 输入数据位反序控制位
 0: 除能
 1: 使能
- Bit 2 **DAOUTRV**: 校验和输出位反序控制位
 0: 除能
 1: 使能
- Bit 1 **DAOUTCMPL**: 校验和输出反码控制位
 0: 除能 – 结果异或值 = 0000H
 1: 使能 – 结果异或值 = FFFFH
- Bit 0 **POLY**: 16-bit CRC 生成多项式选择位
 0: 多项式: 1021H, $X^{16} + X^{12} + X^5 + 1$
 1: 多项式: 8005H, $X^{16} + X^{15} + X^2 + 1$

寄存器 / 位		POLY	CRCDCx	DAOUTCMPL	DAINRV	DAOUTRV
CRC 算法	多项式公式	多项式	初始值	结果异或值	输入位反序	输出位反序
CRC-16-IBM	$X^{16}+X^{15}+X^2+1$	8005H	0000H	0000H	True	True
CRC-16-MAXIM	$X^{16}+X^{15}+X^2+1$	8005H	0000H	FFFFH	True	True
CRC-16-USB	$X^{16}+X^{15}+X^2+1$	8005H	FFFFH	FFFFH	True	True
CRC-16-MODBUS	$X^{16}+X^{15}+X^2+1$	8005H	FFFFH	0000H	True	True
CRC-16-CCITT	$X^{16}+X^{12}+X^5+1$	1021H	0000H	0000H	True	True
CRC-16-CCITT-FALSE	$X^{16}+X^{12}+X^5+1$	1021H	FFFFH	0000H	False	False
CRC-16-X25	$X^{16}+X^{12}+X^5+1$	1021H	FFFFH	FFFFH	True	True
CRC-16-XMODEM	$X^{16}+X^{12}+X^5+1$	1021H	0000H	0000H	False	False

• CRCIN 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7~0 **D7~D0**: CRC 输入数据

● **CRCDL 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D7~D0**: 16-bit CRC 校验和低字节数据

● **CRCDH 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	D15	D14	D13	D12	D11	D10	D9	D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **D15~D8**: 16-bit CRC 校验和高字节数据

CRC 操作

CRC 发生器提供基于 8005H ($X^{16}+X^{15}+X^2+1$) 和 1021H ($X^{16}+X^{12}+X^5+1$) 多项式的 16-bit CRC 计算。在该 CRC 发生器中，仅这两个多项式可用于数值计算，不支持基于其它生成多项式的 16-bit CRC 计算。

下方两个表达式可用于 CRC 生成多项式，通过 CRCCR 控制寄存器中的 POLY 位选择。CRC 计算结果称为 CRC 校验和，并存储于 CRC 校验和寄存器对 CRCDH 和 CRCDL 中。

- 多项式：1021H, $X^{16}+X^{12}+X^5+1$
- 多项式：8005H, $X^{16}+X^{15}+X^2+1$

CRC 操作步骤

- 步骤 1
通过将 CRCDH 和 CRCDL 寄存器对设置为 0000H 或 FFFFH 来设置 CRC 初始值。(CRCDH=CRCDL=00H 或 FFH)
- 步骤 2
设定 DAINRV 位，决定 8-bit 输入数据是否位反序。
- 步骤 3
设定 DAOUTRV 位，决定 16-bit 输出数据是否位反序。
- 步骤 4
设定 DAOUTCMPL 位，决定 16-bit 输出数据是否反码。
- 步骤 5
设定 POLY 位，决定多项式数值为 1021H 或 8005H。
- 步骤 6
输入数据到 CRCIN 寄存器中，等待 1 个指令周期时间，完成 CRC 运算。若运算数据大于 1 笔，则重复步骤 6 直到所有数据都输入完毕。可读取 CRCDH 与 CRCDL 寄存器得到最终 CRC 值。

CRC 计算


每次对 CRCIN 寄存器进行写操作，都会将存储在 CRCDH 和 CRCDL 寄存器对中的前一个 CRC 值与新的输入数据结合进行综合计算。CRC 发生器计算 CRC

数据寄存器值是按字节进行的。CRC 校验和的计算需要一个 MCU 指令周期。


输入数据和校验和输出位反序

输入数据位反序

- 当 DAINRV 位为“0”时，8-bit 输入数据不进行位反序，如下图说明：




- 当 DAINRV 位为“1”时，8-bit 输入数据进行位反序，如下图说明：




校验和输出位反序

- 当 DAOUTRV 位为“0”时，16-bit 校验和输出数据不进行位反序，如下图所示：



- 当 DAOUTRV 位为“1”时，16-bit 校验和输出数据进行位反序，如下图所示：



校验和输出反码

- 当 DAOUTCML 位为“0”时，16-bit 校验和输出数据与 0000H 做异或操作。
- 当 DAOUTCML 位为“1”时，16-bit 校验和输出数据与 FFFFH 做异或操作。

CRC 计算步骤

- 步骤 1
 设定 CRC 16-bit 初始值为 0000H 或 FFFFH。
- 步骤 2
 判断 8-bit 输入数据是否进行位反序。
 若是，8-bit 输入数据进行位反序。若否，8-bit 输入数据不进行位反序。此步

骤结果称为 CRCDATA。

- 步骤 3
CRCDATA 与 16-bit 初始值高字节进行异或操作，其结果称为临时 CRCSUM。
- 步骤 4
将临时 CRCSUM 值左移一位，并向最低有效位 LSB 填入“0”。
- 步骤 5
检查在步骤 4 中完成移位后的临时 CRCSUM 值。
若 MSB 为“0”，则该移位后的临时 CRCSUM 值将作为新的临时 CRCSUM 值。
若 MSB 为“1”，将该移位后的临时 CRCSUM 值与 8005H 或 1021H 进行异或操作，该操作结果将作为新的临时 CRCSUM。
- 步骤 6
重复步骤 4 到步骤 5，直到输入数据字节的所有位都经过计算。
- 步骤 7
重复步骤 2 到步骤 6，直到所有输入数据字节都经过计算。
- 步骤 8
判断步骤 6 或步骤 7 得到的临时 16-bit CRCSUM 是否进行位反序。
若是，该临时 16-bit CRCSUM 进行位反序。若否，该临时 16-bit CRCSUM 不进行位反序。此步骤结果称为 16-bit CRCSUM1。
- 步骤 9
判断 16-bit CRCSUM1 是否进行反码运算。
若是，16-bit CRCSUM1 与 FFFFH 进行异或操作。若否，16-bit CRCSUM1 与 0000H 进行异或操作。此步骤结果称为 16-bit CRCSUMF。
- 步骤 10
该 16-bit CRCSUMF 值，即是最终 CRC 计算结果，存入 CRCDH 和 CRCDL。

CRC 计算范例

范例 1：向 CRCIN 寄存器写入 1 个字节的输入数据以计算 CRC 值，相关设定如下：

1. CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为 0000H。
2. DAINRV=0 – 输入数据不进行位反序。
3. DAOUTRV=0 – 输出数据不进行位反序。
4. DAOUTCMP=0 – 输出数据不进行反码。

输入与输出结果如下表，表中相应的 CRC 校验和都是单独计算的。

CRC 数据输入	00H	01H	02H	03H	04H	05H	06H	07H
CRC 多项式								
1021H ($X^{16}+X^{12}+X^5+1$)	0000H	1021H	2042H	3063H	4084H	50A5H	60C6H	70E7H
8005H ($X^{16}+X^{15}+X^2+1$)	0000H	8005H	800FH	000AH	801BH	001EH	0014H	8011H

范例 2：连续输入以下 4 个字节数据至 CRCIN 寄存器以计算 CRC 值，相关设定如下：

1. CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为 0000H。
2. DAINRV=0 – 输入数据不进行位反序。
3. DAOUTRV=0 – 输出数据不进行位反序。

4. DAOUTCMPL=0 – 输出数据不进行反码。

输入与输出结果依序如下表所示：

CRC 数据输入 CRC 多项式	CRCIN=78H→56H→34H→12H
1021H ($X^{16}+X^{12}+X^5+1$)	(CRCDH, CRCDL)=FF9FH→BBC3H→A367H→D0FAH
8005H ($X^{16}+X^{15}+X^2+1$)	(CRCDH, CRCDL)=0110H→91F1H→F2DEH→5C43H

范例 3：连续输入以下 4 个字节数据至 CRCIN 寄存器以计算 CRC 值，相关设定如下：

1. CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为 FFFFH。
2. DAINRV=1 – 输入数据进行位反序。
3. DAOUTRV=1 – 输出数据进行位反序。
4. DAOUTCMPL=0 – 输出数据不进行反码。

输入与输出结果依序如下表所示：

CRC 数据输入 CRC 多项式	CRCIN=78H→56H→34H→12H
8005H ($X^{16}+X^{15}+X^2+1$)	(CRCDH, CRCDL)=62BFH→8EA3H→AECFH→596EH

范例 4：连续输入以下 4 个字节数据至 CRCIN 寄存器以计算 CRC 值，相关设定如下：

1. CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为 0000H。
2. DAINRV=1 – 输入数据进行位反序。
3. DAOUTRV=1 – 输出数据进行位反序。
4. DAOUTCMPL=0 – 输出数据不进行反码。

输入与输出结果依序如下表所示：

CRC 数据输入 CRC 多项式	CRCIN=78H→56H→34H→12H
1021H ($X^{16}+X^{12}+X^5+1$)	(CRCDH, CRCDL)=FFCFH→09B7H→B69AH→08F6H

范例 5：连续输入以下 4 个字节数据至 CRCIN 寄存器以计算 CRC 值，相关设定如下：

1. CRC 校验和寄存器对 CRCDH 和 CRCDL 的初始值为 0000H。
2. DAINRV=1 – 输入数据进行位反序。
3. DAOUTRV=1 – 输出数据进行位反序。
4. DAOUTCMPL=1 – 输出数据进行反码。

输入与输出结果依序如下表所示：

CRC 数据输入 CRC 多项式	CRCIN=78H→56H→34H→12H
8005H ($X^{16}+X^{15}+X^2+1$)	(CRCDH, CRCDL)=DDFFH→C15DH→9141H→8291H

低电压检测 – LVD

此单片机具有低电压检测功能，即 LVD。该功能使能用于监测电源电压 V_{DD} 电压，若电源电压低于一定值可提供一个警告信号。此功能在电池类产品中非常有用，在电池电压较低时产生警告信号。低电压检测也可产生中断信号。

LVD 寄存器

低电压检测功能由 LVDC 寄存器控制。VLVD2~VLVD0 位用于选择八个固定的电压参考点。LVDO 位被置位时低电压情况发生，若 LVDO 位为低表明 V_{DD} 电压工作在当前所设置低电压水平值之上。LVDEN 位用于控制低电压检测功能的开启 / 关闭，设置此位为高使能此功能，反之，关闭内部低电压检测电路。低电压检测会有一些的功耗，在不使用时可考虑关闭此功能，此举在功耗要求严格的电池供电应用中值得考虑。

• LVDC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	TLVD1	TLVD0	LVDO	LVDEN	—	VLVD2	VLVD1	VLVD0
R/W	R/W	R/W	R	R/W	—	R/W	R/W	R/W
POR	0	0	0	0	—	0	0	0

Bit 7~6 **TLVD1~TLVD0:** 产生 LVD 中断的低电压最短保持时间 t_{LVD} 选择

00: $(1\sim 2) \times t_{LIRC}$

01: $(3\sim 4) \times t_{LIRC}$

10: $(7\sim 8) \times t_{LIRC}$

11: $(1\sim 2) \times t_{LIRC}$

Bit 5 **LVDO:** LVD 输出标志位

0: 未检测到低电压

1: 检测到低电压

Bit 4 **LVDEN:** 低电压检测控制位

0: 除能

1: 使能

Bit 3 未定义，读为“0”

Bit 2~0 **VLVD2~VLVD0:** 选择 LVD 电压位

000: 1.8V

001: 2.0V

010: 2.4V

011: 2.6V

100: 3.0V


101: 3.3V

110: 3.6V

111: 4.0V

LVD 操作

低电压检测的功能是比较电源电压 V_{DD} 与 LVDC 寄存器定义的预置电压值。预置低电压范围为 1.8V~4.0V。当电源电压 V_{DD} 低于预置电压值时，LVDO 位被置为高，表明低电压产生。当单片机进入休眠模式时，即使 LVDEN 位为高，低电压检测器也会自动除能。低电压检测器使能后，读取 LVDO 位前，电路稳定需要一定的延时 t_{LVDS} 。注意， V_{DD} 电压可能上升或下降比较缓慢，在 V_{LVD} 电压值附近时，LVDO 位可能有多种变化。




LVD 操作

低电压检测器有自己的中断功能，属于多功能中断，它是除了轮询 LVDO 位之外的另一种检测低电压的方法。当低电压情况发生，即 V_{DD} 降至小于 LVD 预设电压值时，LVDO 置位并延时 t_{LVD} 后，中断才产生。此时，中断请求标志位 LVDINT 将被置位产生中断请求，单片机将从空闲模式中被唤醒。若不要求低电压检测的唤醒功能使能，在单片机进入空闲模式前应将 LVDINT 标志置为高。

中断

中断是单片机一个重要功能。当外部事件或内部功能如定时器模块或 A/D 转换器有效，并且产生中断时，系统会暂时中止当前的程序而转到执行相应的中断服务程序。此单片机提供多个外部中断和内部中断功能，外部中断由 INT0~INT5 引脚动作产生，而内部中断由各种内部功能产生，如定时器模块、时基、EEPROM、SIM、UART、LVD 和 A/D 转换器等等。

各个中断使能位以及相应的请求标志位，以优先级的次序显示在下图。一些中断源有自己的向量，但是有些中断却共用多功能中断向量。



中断寄存器

中断控制基本上是在一定单片机条件发生时设置请求标志位，应用程序中中断使能位的设置是通过位于专用数据存储中的一系列寄存器控制的。寄存器总的分为三类。第一类是 INTC0~INTC3 寄存器，用于设置基本的中断；第二类是 MF10~MF13 寄存器，用于设置多功能中断；最后一种有 INTEG0 和 INTEG1 寄存器，用于设置外部中断边沿触发类型。

寄存器中含有中断控制位和中断请求标志位。中断控制位用于使能或除能各种中断，中断请求标志位用于存放当前中断请求的状态。它们都按照特定的模式

命名，前面表示中断类型的缩写，紧接着的字母“E”代表使能/除能位，“F”代表请求标志位。

功能	使能位	请求标志	注释
总中断	EMI	—	—
INTn 引脚	INTnE	INTnF	n=0~5
A/D 转换器	ADE	ADF	—
多功能中断	MFnE	MFnF	n=0~3
时基	TBnE	TBnF	n=0~1
UART	URnE	URnF	n=0~1
SIM	SIME	SIMF	—
LVD	LVE	LVF	—
EEPROM	DEE	DEF	—
PTM	PTMnPE	PTMnPF	n=0~1
	PTMnAE	PTMnAF	
STM	STMPE	STMPF	—
	STMAE	STMAF	
ATM	ATMPE	ATMPF	—
	ATMAE	ATMAF	
	ATMBE	ATMBF	

中断寄存器位命名模式

寄存器名称	位							
	7	6	5	4	3	2	1	0
INTEG0	INT3S1	INT3S0	INT2S1	INT2S0	INT1S1	INT1S0	INT0S1	INT0S0
INTEG1	—	—	—	—	INT5S1	INT5S0	INT4S1	INT4S0
INTC0	—	ADF	INT1F	INT0F	ADE	INT1E	INT0E	EMI
INTC1	MF3F	MF2F	MF1F	MF0F	MF3E	MF2E	MF1E	MF0E
INTC2	INT5F	INT4F	TB1F	TB0F	INT5E	INT4E	TB1E	TB0E
INTC3	—	SIMF	UR1F	UR0F	—	SIME	UR1E	UR0E
MF10	PTM1AF	PTM1PF	PTM0AF	PTM0PF	PTM1AE	PTM1PE	PTM0AE	PTM0PE
MF11	LVF	DEF	STMAF	STMPF	LVE	DEE	STMAE	STMPE
MF12	—	ATMBF	ATMAF	ATMPF	—	ATMBE	ATMAE	ATMPE
MF13	—	—	INT3F	INT2F	—	—	INT3E	INT2E

中断寄存器列表

• INTEG0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	INT3S1	INT3S0	INT2S1	INT2S0	INT1S1	INT1S0	INT0S1	INT0S0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 **INT3S1~INT3S0**: INT3 脚中断边沿控制位

- 00: 除能
- 01: 上升沿
- 10: 下降沿
- 11: 双沿

- Bit 5~4 **INT2S1~INT2S0**: INT2 脚中断边沿控制位
 00: 除能
 01: 上升沿
 10: 下降沿
 11: 双沿
- Bit 3~2 **INT1S1~INT1S0**: INT1 脚中断边沿控制位
 00: 除能
 01: 上升沿
 10: 下降沿
 11: 双沿
- Bit 1~0 **INT0S1~INT0S0**: INT0 脚中断边沿控制位
 00: 除能
 01: 上升沿
 10: 下降沿
 11: 双沿

● **INTEG1 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	INT5S1	INT5S0	INT4S1	INT4S0
R/W	—	—	—	—	R/W	R/W	R/W	R/W
POR	—	—	—	—	0	0	0	0

- Bit 7~4 未定义，读为“0”
- Bit 3~2 **INT5S1~INT5S0**: INT5 脚中断边沿控制位
 00: 除能
 01: 上升沿
 10: 下降沿
 11: 双沿
- Bit 1~0 **INT4S1~INT4S0**: INT4 脚中断边沿控制位
 00: 除能
 01: 上升沿
 10: 下降沿
 11: 双沿

● **INTC0 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	—	ADF	INT1F	INT0F	ADE	INT1E	INT0E	EMI
R/W	—	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	—	0	0	0	0	0	0	0

- Bit 7 未定义，读为“0”
- Bit 6 **ADF**: A/D 转换器中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 5 **INT1F**: INT1 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 4 **INT0F**: INT0 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 3 **ADE**: A/D 转换器中断控制位
 0: 除能
 1: 使能

- Bit 2 **INT1E**: INT1 中断控制位
 0: 除能
 1: 使能
- Bit 1 **INT0E**: INT0 中断控制位
 0: 除能
 1: 使能
- Bit 0 **EMI**: 总中断控制位
 0: 除能
 1: 使能

● **INTC1 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	MF3F	MF2F	MF1F	MF0F	MF3E	MF2E	MF1E	MF0E
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7 **MF3F**: 多功能中断 3 请求标志位
 0: 无请求
 1: 中断请求
- Bit 6 **MF2F**: 多功能中断 2 请求标志位
 0: 无请求
 1: 中断请求
- Bit 5 **MF1F**: 多功能中断 1 请求标志位
 0: 无请求
 1: 中断请求
- Bit 4 **MF0F**: 多功能中断 0 请求标志位
 0: 无请求
 1: 中断请求
- Bit 3 **MF3E**: 多功能中断 3 控制位
 0: 除能
 1: 使能
- Bit 2 **MF2E**: 多功能中断 2 控制位
 0: 除能
 1: 使能
- Bit 1 **MF1E**: 多功能中断 1 控制位
 0: 除能
 1: 使能
- Bit 0 **MF0E**: 多功能中断 0 控制位
 0: 除能
 1: 使能

• INTC2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	INT5F	INT4F	TB1F	TB0F	INT5E	INT4E	TB1E	TB0E
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

- Bit 7 **INT5F**: INT5 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 6 **INT4F**: INT4 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 5 **TB1F**: 时基 1 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 4 **TB0F**: 时基 0 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 3 **INT5E**: INT5 中断控制位
 0: 除能
 1: 使能
- Bit 2 **INT4E**: INT4 中断控制位
 0: 除能
 1: 使能
- Bit 1 **TB1E**: 时基 1 中断控制位
 0: 除能
 1: 使能
- Bit 0 **TB0E**: 时基 0 中断控制位
 0: 除能
 1: 使能

• INTC3 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	SIMF	UR1F	UR0F	—	SIME	UR1E	UR0E
R/W	—	R/W	R/W	R/W	—	R/W	R/W	R/W
POR	—	0	0	0	—	0	0	0

- Bit 7 未定义，读为“0”
- Bit 6 **SIMF**: SIM 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 5 **UR1F**: UART1 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 4 **UR0F**: UART0 中断请求标志位
 0: 无请求
 1: 中断请求
- Bit 3 未定义，读为“0”
- Bit 2 **SIME**: SIM 中断控制位
 0: 除能
 1: 使能
- Bit 1 **UR1E**: UART1 中断控制位
 0: 除能
 1: 使能

Bit 0 **UR0E**: UART0 中断控制位
 0: 除能
 1: 使能

● **MF10 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	PTM1AF	PTM1PF	PTM0AF	PTM0PF	PTM1AE	PTM1PE	PTM0AE	PTM0PE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **PTM1AF**: PTM1 比较器 A 匹配中断请求标志位
 0: 无请求
 1: 中断请求

注意, 当中断响应时此位必须通过应用程序清零。

Bit 6 **PTM1PF**: PTM1 比较器 P 匹配中断请求标志位
 0: 无请求
 1: 中断请求

注意, 当中断响应时此位必须通过应用程序清零。

Bit 5 **PTM0AF**: PTM0 比较器 A 匹配中断请求标志位
 0: 无请求
 1: 中断请求

注意, 当中断响应时此位必须通过应用程序清零。

Bit 4 **PTM0PF**: PTM0 比较器 P 匹配中断请求标志位
 0: 无请求
 1: 中断请求

注意, 当中断响应时此位必须通过应用程序清零。

Bit 3 **PTM1AE**: PTM1 比较器 A 匹配中断控制位
 0: 除能
 1: 使能

Bit 2 **PTM1PE**: PTM1 比较器 P 匹配中断控制位
 0: 除能
 1: 使能

Bit 1 **PTM0AE**: PTM0 比较器 A 匹配中断控制位
 0: 除能
 1: 使能

Bit 0 **PTM0PE**: PTM0 比较器 P 匹配中断控制位
 0: 除能
 1: 使能

● **MF11 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	LVF	DEF	STMAF	STMPF	LVE	DEE	STMAE	STMPE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 **LVF**: LVD 中断请求标志位
 0: 无请求
 1: 中断请求

注意, 当中断响应时此位必须通过应用程序清零。

Bit 6 **DEF**: 数据 EEPROM 中断请求标志位
 0: 无请求
 1: 中断请求

注意, 当中断响应时此位必须通过应用程序清零。

- Bit 5 **STMAF**: STM 比较器 A 匹配中断请求标志位
 0: 无请求
 1: 中断请求
 注意, 当中断响应时此位必须通过应用程序清零。
- Bit 4 **STMPF**: STM 比较器 P 匹配中断请求标志位
 0: 无请求
 1: 中断请求
 注意, 当中断响应时此位必须通过应用程序清零。
- Bit 3 **LVE**: LVD 中断控制位
 0: 除能
 1: 使能
- Bit 2 **DEE**: 数据 EEPROM 中断控制位
 0: 除能
 1: 使能
- Bit 1 **STMAE**: STM 比较器 A 匹配中断控制位
 0: 除能
 1: 使能
- Bit 0 **STMPE**: STM 比较器 P 匹配中断控制位
 0: 除能
 1: 使能

● **MF12 寄存器**

Bit	7	6	5	4	3	2	1	0
Name	—	ATMBF	ATMAF	ATMPF	—	ATMBE	ATMAE	ATMPE
R/W	—	R/W	R/W	R/W	—	R/W	R/W	R/W
POR	—	0	0	0	—	0	0	0

- Bit 7 未定义, 读为“0”
- Bit 6 **ATMBF**: ATM 比较器 B 匹配中断请求标志位
 0: 无请求
 1: 中断请求
 注意, 当中断响应时此位必须通过应用程序清零。
- Bit 5 **ATMAF**: ATM 比较器 A 匹配中断请求标志位
 0: 无请求
 1: 中断请求
 注意, 当中断响应时此位必须通过应用程序清零。
- Bit 4 **ATMPF**: ATM 比较器 P 匹配中断请求标志位
 0: 无请求
 1: 中断请求
 注意, 当中断响应时此位必须通过应用程序清零。
- Bit 3 未定义, 读为“0”
- Bit 2 **ATMBE**: ATM 比较器 B 匹配中断控制位
 0: 除能
 1: 使能
- Bit 1 **ATMAE**: ATM 比较器 A 匹配中断控制位
 0: 除能
 1: 使能
- Bit 0 **ATMPE**: ATM 比较器 P 匹配中断控制位
 0: 除能
 1: 使能

● MF13 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	INT3F	INT2F	—	—	INT3E	INT2E
R/W	—	—	R/W	R/W	—	—	R/W	R/W
POR	—	—	0	0	—	—	0	0

- Bit 7~6 未定义，读为“0”
- Bit 5 **INT3F**: INT3 中断请求标志位
 0: 无请求
 1: 中断请求
 注意，当中断响应时此位必须通过应用程序清零。
- Bit 4 **INT2F**: INT2 中断请求标志位
 0: 无请求
 1: 中断请求
 注意，当中断响应时此位必须通过应用程序清零。
- Bit 3~2 未定义，读为“0”
- Bit 1 **INT3E**: INT3 中断控制位
 0: 除能
 1: 使能
- Bit 0 **INT2E**: INT2 中断控制位
 0: 除能
 1: 使能

中断操作

若中断事件条件产生，如一个 TM 比较器 P、比较器 A 匹配或 A/D 转换结束等等，相关中断请求标志将置起。中断标志产生后程序是否会跳转至相关中断向量执行是由中断使能位的条件决定的。若使能位为“1”，程序将跳至相关中断向量中执行；若使能位为“0”，即使中断请求标志置起中断也不会发生，程序也不会跳转至相关中断向量执行。若总中断使能位为“0”，所有中断都将除能。当中断发生时，下条指令的地址将被压入堆栈。相应的中断向量地址加载至 PC 中。系统将从此向量取下条指令。中断向量处通常为“JMP”指令，以跳转至相应的中断服务程序。中断服务程序必须以“RETI”指令返回至主程序，以继续执行原来的程序。

一旦中断子程序被响应，系统将自动清除 EMI 位，所有其它的中断将被屏蔽，这个方式可以防止任何进一步的中断嵌套。其它中断请求可能发生在此期间，虽然中断不会立即响应，但是中断请求标志位会被记录。

如果某个中断服务子程序正在执行时，有另一个中断要求立即响应，那么 EMI 位应在程序进入中断子程序后置位，以允许此中断嵌套。如果堆栈已满，即使此中断使能，中断请求也不会被响应，直到 SP 减少为止。如果要求立刻动作，则堆栈必须避免成为储满状态。请求同时发生时，执行优先级如中断结构图所示。所有被置起的中断请求标志都可把单片机从休眠或空闲模式中唤醒，若要防止唤醒动作发生，在单片机进入休眠或空闲模式前应将相应的标志置起。

外部中断

通过 INT0~INT5 引脚上的信号变化可控制外部中断。当触发沿选择位设置好触发类型，INT0~INT5 引脚的状态发生变化，外部中断请求标志 INT0F~INT5F 被置位时外部中断请求产生。若要跳转到相应中断向量地址，总中断控制位 EMI、相应中断使能位 INT0E~INT5E 和相关多功能中断使能位 MFnE 需先被置位。此外，必须使用 INTEGn 寄存器使能外部中断功能并选择触发沿类型。外

部中断引脚和普通 I/O 口共用，如果相应寄存器中的中断使能位被置位，并且通过引脚共用寄存器选择外部中断脚，此引脚将被作为外部中断脚使用。此时该引脚必须通过设置控制寄存器，将该引脚设置为输入口。

当中断使能，堆栈未满并且外部中断脚发生了所选择的边沿跳转，将调用外部中断向量子程序或者相关多功能中断向量子程序。当响应外部中断服务子程序时，中断请求标志位 INT0F~INT1F 和 INT4F~INT5F 会自动复位且 EMI 位会被清零以除能其它中断。而对于 INT2 和 INT3 引脚来说，当响应外部中断服务子程序时，EMI 将被自动清零以除能其它中断，多功能中断请求标志也可自动清除，但 INT2F~INT3F 标志需在应用程序中手动清除。注意，即使此引脚被用作外部中断输入，其上拉电阻仍保持有效。

寄存器 INTEGn 被用来选择有效的边沿类型，来触发外部中断。可以选择上升沿还是下降沿或双沿触发都产生外部中断。注意 INTEGn 也可以用来除能外部中断功能。

A/D 转换器中断

当 A/D 转换器中断请求标志被置位，即 A/D 转换过程完成时，中断请求发生。若要跳转到相应中断向量地址，总中断控制位 EMI 和 A/D 转换器中断使能位 ADE 需先被置位。当中断使能，堆栈未满且 A/D 转换动作结束时，将调用 A/D 转换器中断向量子程序。当响应中断服务子程序时，A/D 转换器中断请求标志位 ADF 会自动复位且 EMI 位会被清零以除能其它中断。

多功能中断

此单片机中有四个多功能中断，与其它中断不同，它没有独立源，而是由其它现有的中断源构成，即 TM 中断、LVD 中断、EEPROM 中断、INT2 和 INT3 中断。当多功能中断中任何一种中断请求发生，标志位 MFnF 被置位，多功能中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI、多功能中断里包含的功能的中断使能位以及相关多功能中断使能位 MFnE 需先被置位。当中断使能，堆栈未满，包括在多功能中断中的任意一个中断发生时，将调用多功能中断向量中的一个子程序。当响应中断服务子程序时，多功能请求标志位会自动复位且 EMI 位会自动清零以除能其它中断。

但必须注意的是，在中断响应时，虽然多功能中断标志会自动复位，但多功能中断源的请求标志位不会自动复位，必须由应用程序清零。

TM 中断

标准型、周期型和音频型 TM 各自有两个或三个中断，分别来自比较器 P、比较器 A 或比较器 B 匹配，都属于多功能中断。所有类型的 TM 都有两个中断请求标志位及两个使能位。当 TM 比较器 P、A 或 B 匹配情况发生时，相应 TM 中断请求标志被置位，TM 中断请求产生。

若要程序跳转到相应中断向量地址，总中断控制位 EMI、相应 TM 中断使能位和相关多功能中断使能位 MFnE 需先被置位。当中断使能，堆栈未满且 TM 比较器匹配情况发生时，可跳转至相关多功能中断向量子程序中执行。当 TM 中断响应，EMI 将被自动清零以除能其它中断，相关 MFnF 标志也可自动清除，但 TM 中断请求标志需在应用程序中手动清除。

EEPROM 中断

EEPROM 中断属于多功能中断。当擦或写周期结束，EEPROM 中断请求标志 DEF 被置位，EEPROM 中断请求产生。若要程序跳转到相应中断向量地址，总

中断控制位 EMI、EEPROM 中断使能位 DEE 和相关多功能中断使能位 MFnE 需先被置位。当中断使能，堆栈未满足且 EEPROM 擦或写周期结束时，可跳转至相关多功能中断向量子程序中执行。当 EEPROM 中断响应时，EMI 位会被清零以除能其它中断，相关 MFnE 标志也可自动清除，但 EEPROM 中断请求标志需在应用程序中手动清除。


LVD 中断

低电压检测中断又叫 LVD 中断。LVD 中断属于多功能中断。当低电压检测功能检测到一个低电压时，LVD 中断请求标志 LVF 被置位，LVD 中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI、低电压中断使能位 LVE 和相应多功能中断使能位需先被置位。当中断使能，堆栈未满足且低电压条件发生时，可跳转至相关多功能中断向量子程序中执行。当 LVD 中断响应，EMI 将被自动清零以除能其它中断，多功能中断请求标志也可自动清除，但 LVF 标志需在应用程序中手动清除。

时基中断

时基中断提供一个固定周期的中断信号，由各自的定时器功能产生溢出信号控制。当各自的中断请求标志 TBOF 或 TB1F 被置位时，中断请求发生。当总中断使能位 EMI 和时基使能位 TBOE 或 TB1E 被置位，允许程序跳转到各自的中断向量地址。当中断使能，堆栈未满足且时基溢出时，将调用它们各自的中断向量子程序。当响应中断服务子程序时，相应的中断请求标志位 TBOF 或 TB1F 会自动复位且 EMI 位会被清零以除能其它中断。

时基中断的目的是提供一个固定周期的中断信号。其时钟源 f_{PSC} 来自内部时钟源 f_{SYS} 、 $f_{SYS}/4$ 或 f_{SUB} 。 f_{PSC} 输入时钟首先经过分频器，分频率由程序设置 TB0C 和 TB1C 寄存器相关位获取合适的分频值以提供更长的时基中断周期。时基中断周期控制时钟 f_{PSC} 的时钟源可通过 PSCR 寄存器的 CLKSEL[1:0] 位选择。



时基中断

• PSCR 寄存器

Bit	7	6	5	4	3	2	1	0
Name	—	—	—	—	—	—	CLKSEL1	CLKSEL0
R/W	—	—	—	—	—	—	R/W	R/W
POR	—	—	—	—	—	—	0	0

Bit 7~2 未定义，读为“0”

Bit 1~0 **CLKSEL1~CLKSEL0**: 分频器时钟源选择

- 00: f_{SYS}
- 01: $f_{SYS}/4$
- 1x: f_{SUB}

• TB0C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	TB0ON	—	—	—	—	TB02	TB01	TB00
R/W	R/W	—	—	—	—	R/W	R/W	R/W
POR	0	—	—	—	—	0	0	0

- Bit 7 **TB0ON:** 时基 0 控制位
 0: 除能
 1: 使能
- Bit 6~3 未定义, 读为 “0”
- Bit 2~0 **TB02~TB00:** 时基 0 溢出周期选择位
 000: $2^8/f_{PSC}$
 001: $2^9/f_{PSC}$
 010: $2^{10}/f_{PSC}$
 011: $2^{11}/f_{PSC}$
 100: $2^{12}/f_{PSC}$
 101: $2^{13}/f_{PSC}$
 110: $2^{14}/f_{PSC}$
 111: $2^{15}/f_{PSC}$

• TB1C 寄存器

Bit	7	6	5	4	3	2	1	0
Name	TB1ON	—	—	—	—	TB12	TB11	TB10
R/W	R/W	—	—	—	—	R/W	R/W	R/W
POR	0	—	—	—	—	0	0	0

- Bit 7 **TB1ON:** 时基 1 控制位
 0: 除能
 1: 使能
- Bit 6~3 未定义, 读为 “0”
- Bit 2~0 **TB12~TB10:** 时基 1 溢出周期选择位
 000: $2^8/f_{PSC}$
 001: $2^9/f_{PSC}$
 010: $2^{10}/f_{PSC}$
 011: $2^{11}/f_{PSC}$
 100: $2^{12}/f_{PSC}$
 101: $2^{13}/f_{PSC}$
 110: $2^{14}/f_{PSC}$
 111: $2^{15}/f_{PSC}$

串行接口模块中断

串行接口模块中断, 即 SIM 中断。当一个字节数据已由 SIM 接口接收或发送完, 或 I²C 从机地址匹配, 或 I²C 超时, 中断请求标志 SIMF 被置位, SIM 中断请求产生。若要程序跳转到相应中断向量地址, 总中断控制位 EMI 和串行接口中断使能位 SIME 需先被置位。当中断使能, 堆栈未满且以上任一种情况发生时, 将调用 SIM 中断向量子程序。当响应中断服务子程序时, 相应的中断请求标志位 SIMF 会自动复位且 EMI 位会被清零以除能其它中断。

UART 中断

UART_n 中断由几种 UART_n 传输条件来控制。当发送器为空、发送器空闲、接收器达到 FIFO 触发等级、接收器溢出、奇偶校验错误 (GPERR_n)、噪声干扰 (GNFN_n)、帧错误 (GFERR_n) 以及地址检测和 RX_n/TX_n 引脚唤醒, UART_n 中断

请求标志 URnF 被置位，UARTn 中断请求产生。若要程序跳转到相应中断向量地址，总中断控制位 EMI 和 UARTn 中断使能位 URnE 需先被置位。当中断使能，堆栈未滿且以上任何一种情况发生时，将调用 UARTn 中断向量子程序。当响应中断服务子程序时，相应的中断请求标志位 URnF 会自动复位且 EMI 位会被清零以除能其它中断。然而 UnSR 寄存器里的标志位只有在对 UARTn 执行特定动作时才会被清零，详细参考 UART 章节。

中断唤醒功能

每个中断都具有将处于休眠或空闲模式的单片机唤醒的能力。当中断请求标志由低到高转换时唤醒动作产生，其与中断是否使能无关。因此，尽管单片机处于休眠或空闲模式且系统振荡器停止工作，如有外部中断脚上产生外部边沿跳变可能导致其相应的中断标志被置位，由此产生中断，因此必须注意避免伪唤醒情况的发生。如果要除能中断唤醒功能，单片机进入休眠或空闲模式前相应中断请求标志应被置起。中断唤醒功能不受中断使能位的影响。

编程注意事项

通过禁止相关中断使能位，可以屏蔽中断请求，然而，一旦中断请求标志位被设定，它们会被保留在中断控制寄存器内，直到相应的中断服务子程序执行或请求标志位被软件指令清除。

多功能中断中所含中断相应程序执行时，多功能中断请求标志 MFnF 可以自动清零，但各自的请求标志需在应用程序中手动清除。

建议在中断服务子程序中不要使用“CALL 子程序”指令。中断通常发生在不可预料的情况或是需要立刻执行的某些应用。假如只剩下一层堆栈且没有控制好中断，当“CALL 子程序”在中断服务子程序中执行时，将破坏原来的控制序列。

所有中断在休眠或空闲模式下都具有唤醒功能，当中断请求标志发生由低到高的转变时都可产生唤醒功能。若要避免相应中断产生唤醒动作，在单片机进入休眠或空闲模式前需先将相应请求标志置为高。

当进入中断服务程序，系统仅将程序计数器的内容压入堆栈，如果中断服务程序会改变状态寄存器或其它的寄存器的内容而破坏控制流程，应事先将这些数据保存起来。

若从中断子程序中返回可执行 RET 或 RETI 指令。除了能返回至主程序外，RETI 指令还能自动设置 EMI 位为高，允许进一步中断。RET 指令只能返回至主程序，清除 EMI 位，除能进一步中断。


配置选项

配置选项在烧写程序时写入芯片。通过 HT-IDE 的软件开发环境，使用者在开发过程中可以选择配置选项。由于使用的是硬件工具将配置选项烧入单片机，之后无法再通过应用程序修改。所有的选项必须按系统的需要定义，具体内容可参考下表：

序号	选项
振荡器选项	
1	HIRC 频率选择： 4MHz, 8MHz 和 12MHz

注：当 HIRC 配置选项已选定上表中的一个频率时，HIRC1 和 HIRC0 位选择的频率应与其保持一致，以确保能够达到交流电气特性中标示的 HIRC 精准度。

应用电路



指令集

简介

任何单片机成功运作的核心在于它的指令集，此指令集为一组程序指令码，用来指导单片机如何去执行指定的工作。在 Holtek 单片机中，提供了丰富且灵活的指令，共超过六十条，程序设计者可以事半功倍地实现它们的应用。

为了更加容易理解各种各样的指令码，接下来按功能分组介绍它们。

指令周期

大部分的操作均只需要一个指令周期来执行。分支、调用或查表则需要两个指令周期。一个指令周期相当于四个系统时钟周期，因此如果在 8MHz 的系统时钟振荡器下，大部分的操作将在 0.5 μ s 中执行完成，而分支或调用操作则将在 1 μ s 中执行完成。虽然需要两个指令周期的指令通常指的是 JMP、CALL、RET、RETI 和查表指令，但如果牵涉到程序计数器低字节寄存器 PCL 也将多花费一个周期去加以执行。即指令改变 PCL 的内容进而导致直接跳转至新地址时，需要多一个周期去执行，例如“CLR PCL”或“MOV PCL, A”指令。对于跳转指令必须注意的是，如果比较的结果牵涉到跳转动作将多花费一个周期，如果没有则需一个周期即可。

数据的传送

单片机程序中数据传送是使用最为频繁的操作之一，使用三种 MOV 的指令，数据不但可以从寄存器转移至累加器（反之亦然），而且能够直接移动立即数到累加器。数据传送最重要的应用之一是从输入端口接收数据或传送数据到输出端口。

算术运算

算术运算和数据处理是大部分单片机应用所必需具备的能力，在 Holtek 单片机内部的指令集中，可直接实现加与减的运算。当加法的结果超出 255 或减法的结果少于 0 时，要注意正确的处理进位和借位的问题。INC、INCA、DEC 和 DECA 指令提供了对一个指定地址的值加一或减一的功能。

逻辑和移位运算

标准逻辑运算例如 AND、OR、XOR 和 CPL 全都包含在 Holtek 单片机内部的指令集中。大多数牵涉到数据运算的指令，数据的传送必须通过累加器。在所有逻辑数据运算中，如果运算结果为零，则零标志位将被置位，另外逻辑数据运用形式还有移位指令，例如 RR、RL、RRC 和 RLC 提供了向左或向右移动一位的方法。不同的移位指令可满足不同的应用需要。移位指令常用于串行端口的程序应用，数据可从内部寄存器转移至进位标志位，而此位则可被检验，移位运算还可应用在乘法与除法的运算组成中。

分支和控制转换

程序分支是采取使用 JMP 指令跳转至指定地址或使用 CALL 指令调用子程序的形式，两者之不同在于当子程序被执行完毕后，程序必须马上返回原来的地址。这个动作是由放置在子程序里的返回指令 RET 来实现，它可使程序跳回 CALL 指令之后的地址。在 JMP 指令中，程序则只是跳到一个指定的地址而已，并不需如 CALL 指令般跳回。一个非常有用的分支指令是条件跳转，跳转条件是由数据存储器或指定位来加以决定。遵循跳转条件，程序将继续执行下一条指令或略过且跳转至接下来的指令。这些分支指令是程序走向的关键，跳转条件可能是外部开关输入，或是内部数据位的值。

位运算

提供数据存储器中单个位的运算指令是 Holtek 单片机的特性之一。这特性对于输出端口位的设置尤其有用，其中个别的位或端口的引脚可以使用“SET [m].i”或“CLR [m].i”指令来设定其为高位或低位。如果没有这特性，程序设计师必须先读入输出口的 8 位数据，处理这些数据，然后再输出正确的新数据。这种读入 - 修改 - 写出的过程现在则被位运算指令所取代。

查表运算

数据的储存通常由寄存器完成，然而当处理大量固定的数据时，它的存储量常常造成对个别存储器的不便。为了改善此问题，Holtek 单片机允许在程序存储器中建立一个表格作为数据可直接存储的区域，只需要一组简易的指令即可对数据进行查表。

其它运算

除了上述功能指令外，其它指令还包括用于省电的“HALT”指令和使程序在极端电压或电磁环境下仍能正常工作的看门狗定时器控制指令。这些指令的使用则请查阅相关的章节。

指令集概要

当要操作的数据存储器位于数据存储器 Sector 0 时，下表说明了与数据存储器存取有关的指令。

惯例

x: 立即数
 m: 数据存储器地址
 A: 累加器
 i: 第 0~7 位
 addr: 程序存储器地址

助记符	说明	指令周期	影响标志位
算术运算			
ADD A,[m]	ACC 与数据存储器相加，结果放入 ACC	1	Z, C, AC, OV, SC
ADDM A,[m]	ACC 与数据存储器相加，结果放入数据存储器	1 ^注	Z, C, AC, OV, SC
ADD A, x	ACC 与立即数相加，结果放入 ACC	1	Z, C, AC, OV, SC
ADC A,[m]	ACC 与数据存储器、进位标志相加，结果放入 ACC	1	Z, C, AC, OV, SC
ADCM A,[m]	ACC 与数据存储器、进位标志相加，结果放入数据存储器	1 ^注	Z, C, AC, OV, SC
SUB A, x	ACC 与立即数相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SUB A,[m]	ACC 与数据存储器相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SUBM A,[m]	ACC 与数据存储器相减，结果放入数据存储器	1 ^注	Z, C, AC, OV, SC, CZ
SBC A, x	ACC 与立即数、进位标志相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SBC A,[m]	ACC 与数据存储器、进位标志相减，结果放入 ACC	1	Z, C, AC, OV, SC, CZ
SBCM A,[m]	ACC 与数据存储器、进位标志相减，结果放入数据存储器	1 ^注	Z, C, AC, OV, SC, CZ
DAA [m]	将加法运算中放入 ACC 的值调整为十进制数，并将结果放入数据存储器	1 ^注	C
逻辑运算			
AND A,[m]	ACC 与数据存储器做“与”运算，结果放入 ACC	1	Z
OR A,[m]	ACC 与数据存储器做“或”运算，结果放入 ACC	1	Z
XOR A,[m]	ACC 与数据存储器做“异或”运算，结果放入 ACC	1	Z
ANDM A,[m]	ACC 与数据存储器做“与”运算，结果放入数据存储器	1 ^注	Z
ORM A,[m]	ACC 与数据存储器做“或”运算，结果放入数据存储器	1 ^注	Z
XORM A,[m]	ACC 与数据存储器做“异或”运算，结果放入数据存储器	1 ^注	Z
AND A, x	ACC 与立即数做“与”运算，结果放入 ACC	1	Z
OR A, x	ACC 与立即数做“或”运算，结果放入 ACC	1	Z
XOR A, x	ACC 与立即数做“异或”运算，结果放入 ACC	1	Z
CPL [m]	对数据存储器取反，结果放入数据存储器	1 ^注	Z
CPLA [m]	对数据存储器取反，结果放入 ACC	1	Z
递增和递减			
INCA [m]	递增数据存储器，结果放入 ACC	1	Z
INC [m]	递增数据存储器，结果放入数据存储器	1 ^注	Z
DECA [m]	递减数据存储器，结果放入 ACC	1	Z
DEC [m]	递减数据存储器，结果放入数据存储器	1 ^注	Z

助记符	说明	指令周期	影响标志位
移位			
RRA [m]	数据存储器右移一位，结果放入 ACC	1	无
RR [m]	数据存储器右移一位，结果放入数据存储器	1 ^注	无
RRCA [m]	带进位将数据存储器右移一位，结果放入 ACC	1	C
RRC [m]	带进位将数据存储器右移一位，结果放入数据存储器	1 ^注	C
RLA [m]	数据存储器左移一位，结果放入 ACC	1	无
RL [m]	数据存储器左移一位，结果放入数据存储器	1 ^注	无
RLCA [m]	带进位将数据存储器左移一位，结果放入 ACC	1	C
RLC [m]	带进位将数据存储器左移一位，结果放入数据存储器	1 ^注	C
数据传送			
MOV A,[m]	将数据存储器送至 ACC	1	无
MOV [m],A	将 ACC 送至数据存储器	1 ^注	无
MOV A, x	将立即数送至 ACC	1	无
位运算			
CLR [m].i	清除数据存储器的位	1 ^注	无
SET [m].i	置位数据存储器的位	1 ^注	无
转移			
JMP addr	无条件跳转	2	无
SZ [m]	如果数据存储器为零，则跳过下一条指令	1 ^注	无
SZA [m]	数据存储器送至 ACC，如果内容为零，则跳过下一条指令	1 ^注	无
SNZ [m]	如果数据存储器不为零，则跳过下一条指令	1 ^注	无
SZ [m].i	如果数据存储器的第 i 位为零，则跳过下一条指令	1 ^注	无
SNZ [m].i	如果数据存储器的第 i 位不为零，则跳过下一条指令	1 ^注	无
SIZ [m]	递增数据存储器，如果结果为零，则跳过下一条指令	1 ^注	无
SDZ [m]	递减数据存储器，如果结果为零，则跳过下一条指令	1 ^注	无
SIZA [m]	递增数据存储器，将结果放入 ACC，如果结果为零，则跳过下一条指令	1 ^注	无
SDZA [m]	递减数据存储器，将结果放入 ACC，如果结果为零，则跳过下一条指令	1 ^注	无
CALL addr	子程序调用	2	无
RET	从子程序返回	2	无
RET A, x	从子程序返回，并将立即数放入 ACC	2	无
RETI	从中断返回	2	无
查表			
TABRD [m]	读取特定页的 ROM 内容，并送至数据存储器 and TBLH	2 ^注	无
TABRDL [m]	读取最后页的 ROM 内容，并送至数据存储器 and TBLH	2 ^注	无
ITABRD [m]	读表指针 TBLP 自加，读取特定页的 ROM 内容，并送至数据存储器 and TBLH	2 ^注	无
ITABRDL [m]	读表指针 TBLP 自加，读取最后页的 ROM 内容，并送至数据存储器 and TBLH	2 ^注	无
其它指令			
NOP	空指令	1	无
CLR [m]	清除数据存储器	1 ^注	无
SET [m]	置位数据存储器	1 ^注	无

助记符	说明	指令周期	影响标志位
CLR WDT	清除看门狗定时器	1	TO, PDF
SWAP [m]	交换数据存储器的高低字节，结果放入数据存储器	1 ^注	无
SWAPA [m]	交换数据存储器的高低字节，结果放入 ACC	1	无
HALT	进入暂停模式	1	TO, PDF

注: 1. 对跳转指令而言，如果比较的结果牵涉到跳转即需 2 个周期，如果没有发生跳转，则只需一个周期。
2. 任何指令若要改变 PCL 的内容将需要 2 个周期来执行。

扩展指令集

扩展指令用来提供更大范围的数据存储器寻址。当被存取的数据存储器位于 Sector 0 之外的任何数据存储器 Sector，扩展指令可直接存取数据存储器而无需使用间接寻址，此举不仅可节省 Flash 存储器空间的使用，同时可提高 CPU 执行效率。

助记符	说明	指令周期	影响标志位
算术运算			
LADD A,[m]	ACC 与数据存储器相加，结果放入 ACC	2	Z, C, AC, OV, SC
LADDM A,[m]	ACC 与数据存储器相加，结果放入数据存储器	2 ^注	Z, C, AC, OV, SC
LADC A,[m]	ACC 与数据存储器、进位标志相加，结果放入 ACC	2	Z, C, AC, OV, SC
LADCM A,[m]	ACC 与数据存储器、进位标志相加，结果放入数据存储器	2 ^注	Z, C, AC, OV, SC
LSUB A,[m]	ACC 与数据存储器相减，结果放入 ACC	2	Z, C, AC, OV, SC, CZ
LSUBM A,[m]	ACC 与数据存储器相减，结果放入数据存储器	2 ^注	Z, C, AC, OV, SC, CZ
LSBC A,[m]	ACC 与数据存储器、进位标志相减，结果放入 ACC	2	Z, C, AC, OV, SC, CZ
LSBCM A,[m]	ACC 与数据存储器、进位标志相减，结果放入数据存储器	2 ^注	Z, C, AC, OV, SC, CZ
LDAA [m]	将加法运算中放入 ACC 的值调整为十进制数，并将结果放入数据存储器	2 ^注	C
逻辑运算			
LAND A,[m]	ACC 与数据存储器做“与”运算，结果放入 ACC	2	Z
LOR A,[m]	ACC 与数据存储器做“或”运算，结果放入 ACC	2	Z
LXOR A,[m]	ACC 与数据存储器做“异或”运算，结果放入 ACC	2	Z
LANDM A,[m]	ACC 与数据存储器做“与”运算，结果放入数据存储器	2 ^注	Z
LORM A,[m]	ACC 与数据存储器做“或”运算，结果放入数据存储器	2 ^注	Z
LXORM A,[m]	ACC 与数据存储器做“异或”运算，结果放入数据存储器	2 ^注	Z
LCPL [m]	对数据存储器取反，结果放入数据存储器	2 ^注	Z
LCPLA [m]	对数据存储器取反，结果放入 ACC	2	Z
递增和递减			
LINCA [m]	递增数据存储器，结果放入 ACC	2	Z
LINC [m]	递增数据存储器，结果放入数据存储器	2 ^注	Z
LDECA [m]	递减数据存储器，结果放入 ACC	2	Z
LDEC [m]	递减数据存储器，结果放入数据存储器	2 ^注	Z
移位			
LRRRA [m]	数据存储器右移一位，结果放入 ACC	2	无
LRR [m]	数据存储器右移一位，结果放入数据存储器	2 ^注	无
LRRCA [m]	带进位将数据存储器右移一位，结果放入 ACC	2	C
LRRC [m]	带进位将数据存储器右移一位，结果放入数据存储器	2 ^注	C
LRLA [m]	数据存储器左移一位，结果放入 ACC	2	无
LRL [m]	数据存储器左移一位，结果放入数据存储器	2 ^注	无
LRLCA [m]	带进位将数据存储器左移一位，结果放入 ACC	2	C
LRLC [m]	带进位将数据存储器左移一位，结果放入数据存储器	2 ^注	C
数据传送			
LMOV A,[m]	将数据存储器送至 ACC	2	无
LMOV [m],A	将 ACC 送至数据存储器	2 ^注	无

助记符	说明	指令周期	影响标志位
位运算			
LCLR [m].i	清除数据存储器的位	2 ^注	无
LSET [m].i	置位数据存储器的位	2 ^注	无
转移			
LSZ [m]	如果数据存储器为零，则跳过下一条指令	2 ^注	无
LSZA [m]	数据存储器送至 ACC，如果内容为零，则跳过下一条指令	2 ^注	无
LSNZ [m]	如果数据存储器不为零，则跳过下一条指令	2 ^注	无
LSZ [m].i	如果数据存储器的第 i 位为零，则跳过下一条指令	2 ^注	无
LSNZ [m].i	如果数据存储器的第 i 位不为零，则跳过下一条指令	2 ^注	无
LSIZ [m]	递增数据存储器，如果结果为零，则跳过下一条指令	2 ^注	无
LSDZ [m]	递减数据存储器，如果结果为零，则跳过下一条指令	2 ^注	无
LSIZA [m]	递增数据存储器，将结果放入 ACC，如果结果为零，则跳过下一条指令	2 ^注	无
LSDZA [m]	递减数据存储器，将结果放入 ACC，如果结果为零，则跳过下一条指令	2 ^注	无
查表			
LTABRD [m]	读取特定页的 ROM 内容，并送至数据存储器 and TBLH	3 ^注	无
LTABRDL [m]	读取最后页的 ROM 内容，并送至数据存储器 and TBLH	3 ^注	无
LITABRD [m]	读表指针 TBLP 自加，读取特定页的 ROM 内容，并送至数据存储器 and TBLH	3 ^注	无
LITABRDL [m]	读表指针 TBLP 自加，读取最后页的 ROM 内容，并送至数据存储器 and TBLH	3 ^注	无
其它指令			
LCLR [m]	清除数据存储器	2 ^注	无
LSET [m]	置位数据存储器	2 ^注	无
LSWAP [m]	交换数据存储器的高低字节，结果放入数据存储器	2 ^注	无
LSWAPA [m]	交换数据存储器的高低字节，结果放入 ACC	2	无

注：1. 对扩展跳转指令而言，如果比较的结果牵涉到跳转即需 3 个周期，如果没有发生跳转，则只需两个周期。
 2. 任何扩展指令若要改变 PCL 的内容将需要 3 个周期来执行。

指令定义

ADC A, [m]	Add Data Memory to ACC with Carry
指令说明	将指定的数据存储器、累加器内容以及进位标志相加，结果存放到累加器。
功能表示	$ACC \leftarrow ACC + [m] + C$
影响标志位	OV、Z、AC、C、SC
ADCM A, [m]	Add ACC to Data Memory with Carry
指令说明	将指定的数据存储器、累加器内容和进位标志位相加，结果存放到指定的数据存储器。
功能表示	$[m] \leftarrow ACC + [m] + C$
影响标志位	OV、Z、AC、C、SC
ADD A, [m]	Add Data Memory to ACC
指令说明	将指定的数据存储器和累加器内容相加，结果存放到累加器。
功能表示	$ACC \leftarrow ACC + [m]$
影响标志位	OV、Z、AC、C、SC
ADD A, x	Add immediate data to ACC
指令说明	将累加器和立即数相加，结果存放到累加器。
功能表示	$ACC \leftarrow ACC + x$
影响标志位	OV、Z、AC、C、SC
ADDM A, [m]	Add ACC to Data Memory
指令说明	将指定的数据存储器和累加器内容相加，结果存放到指定的数据存储器。
功能表示	$[m] \leftarrow ACC + [m]$
影响标志位	OV、Z、AC、C、SC
AND A, [m]	Logical AND Data Memory to ACC
指令说明	将累加器中的数据和指定数据存储器内容做逻辑与，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "AND" } [m]$
影响标志位	Z

AND A, x	Logical AND immediate data to ACC
指令说明	将累加器中的数据和立即数做逻辑与，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ “AND” } x$
影响标志位	Z
ANDM A, [m]	Logical AND ACC to Data Memory
指令说明	将指定数据存储器内容和累加器中的数据做逻辑与，结果存放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ “AND” } [m]$
影响标志位	Z
CALL addr	Subroutine call
指令说明	无条件地调用指定地址的子程序，此时程序计数器先加 1 获得下一个要执行的指令地址并压入堆栈，接着载入指定地址并从新地址继续执行程序，由于此指令需要额外的运算，所以为一个 2 周期的指令。
功能表示	$Stack \leftarrow Program Counter + 1$ $Program Counter \leftarrow addr$
影响标志位	无
CLR [m]	Clear Data Memory
指令说明	将指定数据存储器的内容清零。
功能表示	$[m] \leftarrow 00H$
影响标志位	无
CLR [m].i	Clear bit of Data Memory
指令说明	将指定存储器的第 i 位内容清零。
功能表示	$[m].i \leftarrow 0$
影响标志位	无
CLR WDT	Clear Watchdog Timer
指令说明	WDT 计数器、暂停标志位 PDF 和看门狗溢出标志位 TO 清零。
功能表示	WDT cleared $TO \ \& \ PDF \leftarrow 0$
影响标志位	TO、PDF

CPL [m]	Complement Data Memory
指令说明	将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1。
功能表示	$[m] \leftarrow \overline{[m]}$
影响标志位	Z
CPLA [m]	Complement Data Memory with result in ACC
指令说明	将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1，而结果被储存回累加器且数据存储器中的内容不变。
功能表示	$ACC \leftarrow \overline{[m]}$
影响标志位	Z
DAA [m]	Decimal-Adjust ACC for addition with result in Data Memory
指令说明	将累加器中的内容转换为 BCD (二进制转成十进制) 码。如果低四位的值大于“9”或 AC=1，那么 BCD 调整就执行对原值加“6”，否则原值保持不变；如果高四位的值大于“9”或 C=1，那么 BCD 调整就执行对原值加“6”。BCD 转换实质上是根据累加器和标志位执行 00H, 06H, 60H 或 66H 的加法运算，结果存放到数据存储器。只有进位标志位 C 受影响，用来指示原始 BCD 的和是否大于 100，并可以进行双精度十进制数的加法运算。
功能表示	$[m] \leftarrow ACC + 00H$ 或 $[m] \leftarrow ACC + 06H$ 或 $[m] \leftarrow ACC + 60H$ 或 $[m] \leftarrow ACC + 66H$
影响标志位	C
DEC [m]	Decrement Data Memory
指令说明	将指定数据存储器内容减 1。
功能表示	$[m] \leftarrow [m] - 1$
影响标志位	Z
DECA [m]	Decrement Data Memory with result in ACC
指令说明	将指定数据存储器的内容减 1，把结果放回累加器并保持指定数据存储器内容不变。
功能表示	$ACC \leftarrow [m] - 1$
影响标志位	Z

HALT	Enter power down mode
指令说明	此指令终止程序执行并关掉系统时钟，RAM 和寄存器的内容保持原状态，WDT 计数器和分频器被清“0”，暂停标志位 PDF 被置位 1，WDT 溢出标志位 TO 被清 0。
功能表示	$TO \leftarrow 0$ $PDF \leftarrow 1$
影响标志位	TO、PDF
INC [m]	Increment Data Memory
指令说明	将指定数据存储器的内容加 1。
功能表示	$[m] \leftarrow [m] + 1$
影响标志位	Z
INCA [m]	Increment Data Memory with result in ACC
指令说明	将指定数据存储器的内容加 1，结果存放回累加器并保持指定的数据存储器内容不变。
功能表示	$ACC \leftarrow [m] + 1$
影响标志位	Z
JMP addr	Jump unconditionally
指令说明	程序计数器的内容无条件地由被指定的地址取代，程序由新的地址继续执行。当新的地址被加载时，必须插入一个空指令周期，所以此指令为 2 个周期的指令。
功能表示	$Program\ Counter \leftarrow addr$
影响标志位	无
MOV A, [m]	Move Data Memory to ACC
指令说明	将指定数据存储器的内容复制到累加器。
功能表示	$ACC \leftarrow [m]$
影响标志位	无
MOV A, x	Move immediate data to ACC
指令说明	将 8 位立即数载入累加器。
功能表示	$ACC \leftarrow x$
影响标志位	无

MOV [m], A	Move ACC to Data Memory
指令说明	将累加器的内容复制到指定的数据存储器。
功能表示	$[m] \leftarrow ACC$
影响标志位	无
NOP	No operation
指令说明	空操作，接下来顺序执行下一条指令。
功能表示	无操作
影响标志位	无
ORA, [m]	Logical OR Data Memory to ACC
指令说明	将累加器中的数据和指定的数据存储器内容逻辑或，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "OR" } [m]$
影响标志位	Z
ORA, x	Logical OR immediate data to ACC
指令说明	将累加器中的数据和立即数逻辑或，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "OR" } x$
影响标志位	Z
ORM A, [m]	Logical OR ACC to Data Memory
指令说明	将存在指定数据存储器中的数据和累加器逻辑或，结果放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ "OR" } [m]$
影响标志位	Z
RET	Return from subroutine
指令说明	将堆栈寄存器中的程序计数器值恢复，程序由取回的地址继续执行。
功能表示	$Program\ Counter \leftarrow Stack$
影响标志位	无
RET A, x	Return from subroutine and load immediate data to ACC
指令说明	将堆栈寄存器中的程序计数器值恢复且累加器载入指定的立即数，程序由取回的地址继续执行。
功能表示	$Program\ Counter \leftarrow Stack$ $ACC \leftarrow x$
影响标志位	无

RETI	Return from interrupt
指令说明	将堆栈寄存器中的程序计数器值恢复且中断功能通过设置 EMI 位重新使能。EMI 是控制中断使能的主控制位。如果在执行 RETI 指令之前还有中断未被响应，则这个中断将在返回主程序之前被响应。
功能表示	Program Counter ← Stack EMI ← 1
影响标志位	无
RL [m]	Rotate Data Memory left
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位。
功能表示	$[m].(i+1) \leftarrow [m].i$ (i=0~6) $[m].0 \leftarrow [m].7$
影响标志位	无
RLA [m]	Rotate Data Memory left with result in ACC
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位，结果送到累加器，而指定数据存储器的内容保持不变。
功能表示	$ACC.(i+1) \leftarrow [m].i$ (i=0~6) $ACC.0 \leftarrow [m].7$
影响标志位	无
RLC [m]	Rotate Data Memory Left through Carry
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位。
功能表示	$[m].(i+1) \leftarrow [m].i$ (i=0~6) $[m].0 \leftarrow C$ $C \leftarrow [m].7$
影响标志位	C
RLC A [m]	Rotate Data Memory left through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$ACC.(i+1) \leftarrow [m].i$ (i=0~6) $ACC.0 \leftarrow C$ $C \leftarrow [m].7$
影响标志位	C

RR [m]	Rotate Data Memory right
指令说明	将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow [m].0$
影响标志位	无
RRA [m]	Rotate Data Memory right with result in ACC
指令说明	将指定数据存储器的内容循环右移 1 位，第 0 位移到第 7 位，移位结果存放到累加器，而指定数据存储器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow [m].0$
影响标志位	无
RRC [m]	Rotate Data Memory right through Carry
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
RRCA [m]	Rotate Data Memory right through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
SBC A, [m]	Subtract Data Memory from ACC with Carry
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ

SBC A, x 指令说明	Subtract immediate data from ACC with Carry 将累加器减去立即数以及进位标志的反，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ
SBCM A, [m] 指令说明	Subtract Data Memory from ACC with Carry and result in Data Memory 将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$[m] \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ
SDZ [m] 指令说明	Skip if Decrement Data Memory is 0 将指定的数据存储器的内容减 1，判断是否为 0，若为 0 则跳过下一条指令，由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$[m] \leftarrow [m] - 1$ ，如果 $[m]=0$ 跳过下一条指令执行
影响标志位	无
SDZA [m] 指令说明	Skip if decrement Data Memory is zero with result in ACC 将指定数据存储器内容减 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果将存放到累加器，但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m] - 1$ ，如果 $ACC=0$ 跳过下一条指令执行
影响标志位	无
SET [m] 指令说明	Set Data Memory 将指定数据存储器的每一位设置为 1。
功能表示	$[m] \leftarrow FFH$
影响标志位	无

<p>SET [m].i</p> <p>指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Set bit of Data Memory</p> <p>将指定数据存储器的第 i 位置位为 1。</p> <p>$[m].i \leftarrow 1$</p> <p>无</p>
<p>SIZ [m]</p> <p>指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if increment Data Memory is 0</p> <p>将指定的数据存储器的内容加 1，判断是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>$[m] \leftarrow [m] + 1$，如果 $[m]=0$ 跳过下一条指令执行</p> <p>无</p>
<p>SIZA [m]</p> <p>指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if increment Data Memory is zero with result in ACC</p> <p>将指定数据存储器的内容加 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果会被存放到累加器，但是指定数据存储器的内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>$ACC \leftarrow [m] + 1$，如果 $ACC=0$ 跳过下一条指令执行</p> <p>无</p>
<p>SNZ [m].i</p> <p>指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if bit i of Data Memory is not 0</p> <p>判断指定数据存储器的第 i 位，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果为 0，则程序继续执行下一条指令。</p> <p>如果 $[m].i \neq 0$，跳过下一条指令执行</p> <p>无</p>
<p>SNZ [m]</p> <p>指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if Data Memory is not 0</p> <p>指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定存储器，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果为 0，则程序继续执行下一条指令。</p> <p>如果 $[m] \neq 0$，跳过下一条指令执行</p> <p>无</p>

SUB A, [m]	Subtract Data Memory from ACC
指令说明	将累加器的内容减去指定的数据存储器的数据，把结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ
SUBM A, [m]	Subtract Data Memory from ACC with result in Data Memory
指令说明	将累加器的内容减去指定数据存储器的数据，结果存放到指定的数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$[m] \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ
SUB A, x	Subtract immediate Data from ACC
指令说明	将累加器的内容减去立即数，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - x$
影响标志位	OV、Z、AC、C、SC、CZ
SWAP [m]	Swap nibbles of Data Memory
指令说明	将指定数据存储器的低 4 位和高 4 位互相交换。
功能表示	$[m].3 \sim [m].0 \leftrightarrow [m].7 \sim [m].4$
影响标志位	无
SWAPA [m]	Swap nibbles of Data Memory with result in ACC
指令说明	将指定数据存储器的低 4 位与高 4 位互相交换，再将结果存放到累加器且指定数据寄存器的数据保持不变。
功能表示	$ACC.3 \sim ACC.0 \leftarrow [m].7 \sim [m].4$ $ACC.7 \sim ACC.4 \leftarrow [m].3 \sim [m].0$
影响标志位	无

<p>SZ [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if Data Memory is 0</p> <p>指定数据存储器的内容会先被读出，后又被重新写入指定存储器内。判断指定数据存储器的内容是否为 0，若为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>如果 [m]=0，跳过下一条指令执行</p> <p>无</p>
<p>SZA [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if Data Memory is 0 with data movement to ACC</p> <p>将指定存储器内容复制到累加器，并判断指定存储器内容是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>ACC ← [m]，如果 [m]=0，跳过下一条指令执行</p> <p>无</p>
<p>SZ [m].i 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if bit i of Data Memory is 0</p> <p>判断指定存储器的第 i 位是否为 0，若为 0，则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 2 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>如果 [m].i=0，跳过下一条指令执行</p> <p>无</p>
<p>TABRD [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Read table (specific page) to TBLH and Data Memory</p> <p>将表格指针 TBHP 和 TBLP 所指的程序代码低字节 (指定页) 移至指定存储器且将高字节移至 TBLH。</p> <p>[m] ← 程序代码 (低字节)</p> <p>TBLH ← 程序代码 (高字节)</p> <p>无</p>
<p>TABRD [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Read table (last page) to TBLH and Data Memory</p> <p>将表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定存储器且将高字节移至 TBLH。</p> <p>[m] ← 程序代码 (低字节)</p> <p>TBLH ← 程序代码 (高字节)</p> <p>无</p>

ITABRD [m]	Increment table pointer low byte first and read table (specific page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP，将表格指针 TBHP 和 TBLP 所指的程序代码低字节 (指定页) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节)
影响标志位	无
ITABRDL [m]	Increment table pointer low byte first and read table (last page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP，将表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节)
影响标志位	无
XOR A, [m]	Logical XOR Data Memory to ACC
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果存放到累加器。
功能表示	ACC ← ACC “XOR” [m]
影响标志位	Z
XORM A, [m]	Logical XOR ACC to Data Memory
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果放到数据存储器。
功能表示	[m] ← ACC “XOR” [m]
影响标志位	Z
XOR A, x	Logical XOR immediate data to ACC
指令说明	将累加器的数据与立即数逻辑异或，结果存放到累加器。
功能表示	ACC ← ACC “XOR” x
影响标志位	Z

扩展指令定义

扩展指令被用来直接存取存储在任何数据存储器 Sector 中的数据。

LADC A, [m]	Add Data Memory to ACC with Carry
指令说明	将指定的数据存储器、累加器内容以及进位标志相加，结果存放到累加器。
功能表示	$ACC \leftarrow ACC + [m] + C$
影响标志位	OV、Z、AC、C、SC
LADCM A, [m]	Add ACC to Data Memory with Carry
指令说明	将指定的数据存储器、累加器内容和进位标志位相加，结果存放到指定的数据存储器。
功能表示	$[m] \leftarrow ACC + [m] + C$
影响标志位	OV、Z、AC、C、SC
LADD A, [m]	Add Data Memory to ACC
指令说明	将指定的数据存储器和累加器内容相加，结果存放到累加器。
功能表示	$ACC \leftarrow ACC + [m]$
影响标志位	OV、Z、AC、C、SC
LADDM A, [m]	Add ACC to Data Memory
指令说明	将指定的数据存储器和累加器内容相加，结果存放到指定的数据存储器。
功能表示	$[m] \leftarrow ACC + [m]$
影响标志位	OV、Z、AC、C、SC
LAND A, [m]	Logical AND Data Memory to ACC
指令说明	将累加器中的数据和指定数据存储器内容做逻辑与，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "AND" } [m]$
影响标志位	Z
LANDM A, [m]	Logical AND ACC to Data Memory
指令说明	将指定数据存储器内容和累加器中的数据做逻辑与，结果存放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ "AND" } [m]$
影响标志位	Z

LCLR [m]	Clear Data Memory
指令说明	将指定数据存储器的内容清零。
功能表示	$[m] \leftarrow 00H$
影响标志位	无
LCLR [m].i	Clear bit of Data Memory
指令说明	将指定数据存储器的第 i 位内容清零。
功能表示	$[m].i \leftarrow 0$
影响标志位	无
LCPL [m]	Complement Data Memory
指令说明	将指定数据存储器中的每一位取逻辑反， 相当于从 1 变 0 或 0 变 1。
功能表示	$[m] \leftarrow \overline{[m]}$
影响标志位	Z
LCPLA [m]	Complement Data Memory with result in ACC
指令说明	将指定数据存储器中的每一位取逻辑反，相当于从 1 变 0 或 0 变 1，结果被存放回累加器且数据寄存器的内容保持 不变。
功能表示	$ACC \leftarrow \overline{[m]}$
影响标志位	Z
LDAA [m]	Decimal-Adjust ACC for addition with result in Data Memory
指令说明	将累加器中的内容转换为 BCD (二进制转成十进制) 码。 如果低四位的值大于“9”或 AC=1，那么 BCD 调整就执行 对低四位加“6”，否则低四位保持不变；如果高四位的 值大于“9”或 C=1，那么 BCD 调整就执行对高四位加“6”。 BCD 转换实质上是根据累加器和标志位执行 00H，06H， 60H 或 66H 的加法运算，结果存放到数据存储器。只有进 位标志位 C 受影响，用来指示原始 BCD 的和是否大于 100，并可以进行双精度十进制数的加法运算。
功能表示	$[m] \leftarrow ACC + 00H$ 或 $[m] \leftarrow ACC + 06H$ 或 $[m] \leftarrow ACC + 60H$ 或 $[m] \leftarrow ACC + 66H$
影响标志位	C

LDEC [m]	Decrement Data Memory
指令说明	将指定数据存储器的内容减 1。
功能表示	$[m] \leftarrow [m] - 1$
影响标志位	Z
LDECA [m]	Decrement Data Memory with result in ACC
指令说明	将指定数据存储器的内容减 1，把结果存放回累加器并保持指定数据存储器的内容不变。
功能表示	$ACC \leftarrow [m] - 1$
影响标志位	Z
LINC [m]	Increment Data Memory
指令说明	将指定数据存储器的内容加 1。
功能表示	$[m] \leftarrow [m] + 1$
影响标志位	Z
LINCA [m]	Increment Data Memory with result in ACC
指令说明	将指定数据存储器的内容加 1，结果存放回累加器并保持指定的数据存储器内容不变。
功能表示	$ACC \leftarrow [m] + 1$
影响标志位	Z
LMOV A, [m]	Move Data Memory to ACC
指令说明	将指定数据存储器的内容复制到累加器中。
功能表示	$ACC \leftarrow [m]$
影响标志位	无
LMOV [m], A	Move ACC to Data Memory
指令说明	将累加器的内容复制到指定数据存储器。
功能表示	$[m] \leftarrow ACC$
影响标志位	无
LORA, [m]	Logical OR Data Memory to ACC
指令说明	将累加器中的数据和指定的数据存储器内容逻辑或，结果存放回累加器。
功能表示	$ACC \leftarrow ACC \text{ "OR" } [m]$
影响标志位	Z

LORMA, [m]	Logical OR ACC to Data Memory
指令说明	将存在指定数据存储器中的数据 and 累加器逻辑或，结果放到数据存储器。
功能表示	$[m] \leftarrow \text{ACC} \text{ "OR" } [m]$
影响标志位	Z
LRL [m]	Rotate Data Memory left
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位。
功能表示	$[m].(i+1) \leftarrow [m].i \ (i=0\sim6)$ $[m].0 \leftarrow [m].7$
影响标志位	无
LRLA [m]	Rotate Data Memory left with result in ACC
指令说明	将指定数据存储器的内容左移 1 位，且第 7 位移到第 0 位，结果送到累加器，而指定数据存储器的内容保持不变。
功能表示	$\text{ACC}.(i+1) \leftarrow [m].i \ (i=0\sim6)$ $\text{ACC}.0 \leftarrow [m].7$
影响标志位	无
LRLC [m]	Rotate Data Memory Left through Carry
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位。
功能表示	$[m].(i+1) \leftarrow [m].i \ (i=0\sim6)$ $[m].0 \leftarrow C$ $C \leftarrow [m].7$
影响标志位	C
LRLCA [m]	Rotate Data Memory left through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志左移 1 位，第 7 位取代进位标志且原本的进位标志移到第 0 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$\text{ACC}.(i+1) \leftarrow [m].i \ (i=0\sim6)$ $\text{ACC}.0 \leftarrow C$ $C \leftarrow [m].7$
影响标志位	C

LRR [m]	Rotate Data Memory right
指令说明	将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow [m].0$
影响标志位	无
LRRA [m]	Rotate Data Memory right with result in ACC
指令说明	将指定数据存储器的内容循环右移 1 位，第 0 位移到第 7 位，移位结果存放到累加器，而指定数据存储器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow [m].0$
影响标志位	无
LRRC [m]	Rotate Data Memory right through Carry
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位。
功能表示	$[m].i \leftarrow [m].(i+1) (i=0\sim6)$ $[m].7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
LRRCA [m]	Rotate Data Memory right through Carry with result in ACC
指令说明	将指定数据存储器的内容连同进位标志右移 1 位，第 0 位取代进位标志且原本的进位标志移到第 7 位，移位结果送回累加器，但是指定数据寄存器的内容保持不变。
功能表示	$ACC.i \leftarrow [m].(i+1) (i=0\sim6)$ $ACC.7 \leftarrow C$ $C \leftarrow [m].0$
影响标志位	C
LSBC A, [m]	Subtract Data Memory from ACC with Carry
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$ACC \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ

LSBCM A, [m]	Subtract Data Memory from ACC with Carry and result in Data Memory
指令说明	将累加器减去指定数据存储器的内容以及进位标志的反，结果存放到数据存储器。如果结果为负，C标志位清除为0，反之结果为正或0，C标志位设置为1。
功能表示	$[m] \leftarrow ACC - [m] - \bar{C}$
影响标志位	OV、Z、AC、C、SC、CZ
LSDZ [m]	Skip if Decrement Data Memory is 0
指令说明	将指定的数据存储器的内容减1，判断是否为0，若为0则跳过下一条指令，由于取得下一个指令时会要求插入一个空指令周期，所以此指令为3个周期的指令。如果结果不为0，则程序继续执行下一条指令。
功能表示	$[m] \leftarrow [m] - 1$ ，如果 $[m]=0$ 跳过下一条指令执行
影响标志位	无
LSDZA [m]	Skip if decrement Data Memory is zero with result in ACC
指令说明	将指定数据存储器内容减1，判断是否为0，如果为0则跳过下一条指令，此结果将存放到累加器，但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为3个周期的指令。如果结果不为0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m] - 1$ ，如果 $ACC=0$ 跳过下一条指令执行
影响标志位	无
LSET [m]	Set Data Memory
指令说明	将指定数据存储器的每一个位置位为1。
功能表示	$[m] \leftarrow FFH$
影响标志位	无
LSET [m].i	Set bit of Data Memory
指令说明	将指定数据存储器的第i位置位为1。
功能表示	$[m].i \leftarrow 1$
影响标志位	无

<p>LSIZ [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if increment Data Memory is 0</p> <p>将指定的数据存储器的内容加 1，判断是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>$[m] \leftarrow [m] + 1$，如果 $[m]=0$ 跳过下一条指令执行</p> <p>无</p>
<p>LSIZA [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if increment Data Memory is zero with result in ACC</p> <p>将指定数据存储器的内容加 1，判断是否为 0，如果为 0 则跳过下一条指令，此结果会被存放累加器，但是指定数据存储器的内容不变。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。</p> <p>$ACC \leftarrow [m] + 1$，如果 $ACC=0$ 跳过下一条指令执行</p> <p>无</p>
<p>LSNZ [m].i 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if bit i of Data Memory is not 0</p> <p>判断指定数据存储器的第 i 位，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果为 0，则程序继续执行下一条指令。</p> <p>如果 $[m].i \neq 0$，跳过下一条指令执行</p> <p>无</p>
<p>LSNZ [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Skip if Data Memory is not 0</p> <p>指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定数据存储器，若不为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果为 0，则程序继续执行下一条指令。</p> <p>如果 $[m] \neq 0$，跳过下一条指令执行</p> <p>无</p>
<p>LSUB A, [m] 指令说明</p> <p>功能表示</p> <p>影响标志位</p>	<p>Subtract Data Memory from ACC</p> <p>将累加器的内容减去指定的数据存储器的数据，把结果存放到累加器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。</p> <p>$ACC \leftarrow ACC - [m]$</p> <p>OV、Z、AC、C、SC、CZ</p>

LSUBM A, [m] 指令说明	Subtract Data Memory from ACC with result in Data Memory 将累加器的内容减去指定数据存储器中的数据，结果存放到指定的数据存储器。如果结果为负，C 标志位清除为 0，反之结果为正或 0，C 标志位设置为 1。
功能表示	$[m] \leftarrow ACC - [m]$
影响标志位	OV、Z、AC、C、SC、CZ
LSWAP [m] 指令说明	Swap nibbles of Data Memory 将指定数据存储器的低 4 位和高 4 位互相交换。
功能表示	$[m].3 \sim [m].0 \leftrightarrow [m].7 \sim [m].4$
影响标志位	无
LSWAPA [m] 指令说明	Swap nibbles of Data Memory with result in ACC 将指定数据存储器的低 4 位和高 4 位互相交换，再将结果存放到累加器且指定数据寄存器的数据保持不变。
功能表示	$ACC.3 \sim ACC.0 \leftarrow [m].7 \sim [m].4$ $ACC.7 \sim ACC.4 \leftarrow [m].3 \sim [m].0$
影响标志位	无
LSZ [m] 指令说明	Skip if Data Memory is 0 指定数据存储器的内容会先被读出，后又被重新写入指定数据存储器内。判断指定数据存储器的内容是否为 0，若为 0，则程序跳过下一条指令执行。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	如果 $[m]=0$ ，跳过下一条指令执行
影响标志位	无
LSZA [m] 指令说明	Skip if Data Memory is 0 with data movement to ACC 将指定数据存储器内容复制到累加器，并判断指定数据存储器内容是否为 0，若为 0 则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	$ACC \leftarrow [m]$ ，如果 $[m]=0$ ，跳过下一条指令执行
影响标志位	无

LSZ [m].i	Skip if bit i of Data Memory is 0
指令说明	判断指定数据存储器的第 i 位是否为 0，若为 0，则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期，所以此指令为 3 个周期的指令。如果结果不为 0，则程序继续执行下一条指令。
功能表示	如果 [m].i=0，跳过下一条指令执行
影响标志位	无
LTABRD [m]	Move the ROM code (specific page) to TBLH and data memory
指令说明	将表格指针 TBHP 和 TBLP 所指的程序代码低字节 (指定页) 移至指定数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节)
影响标志位	无
LTABRDL [m]	Read table (last page) to TBLH and Data Memory
指令说明	将表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节)
影响标志位	无
LITABRD [m]	Increment table pointer low byte first and read table (specific page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP，将表格指针 TBHP 和 TBLP 所指的程序代码低字节 (指定页) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节)
影响标志位	无
LITABRDL [m]	Increment table pointer low byte first and read table (last page) to TBLH and data memory
指令说明	自加表格指针低字节 TBLP，将表格指针 TBLP 所指的程序代码低字节 (最后一页) 移至指定的数据存储器且将高字节移至 TBLH。
功能表示	[m] ← 程序代码 (低字节) TBLH ← 程序代码 (高字节)
影响标志位	无

LXOR A, [m]	Logical XOR Data Memory to ACC
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果存放到累加器。
功能表示	$ACC \leftarrow ACC \text{ "XOR" } [m]$
影响标志位	Z
LXORM A, [m]	Logical XOR ACC to Data Memory
指令说明	将累加器的数据和指定的数据存储器内容逻辑异或，结果放到数据存储器。
功能表示	$[m] \leftarrow ACC \text{ "XOR" } [m]$
影响标志位	Z


封装信息

请注意，这里提供的封装信息仅作为参考。由于这个信息经常更新，提醒用户咨询 [Holtek 网站](#) 以获取最新版本的[封装信息](#)。

封装信息的相关内容如下所示，点击可链接至 Holtek 网站相关信息页面。

- 封装信息 (包括外形尺寸、包装带和卷轴规格)
- 封装材料信息
- 纸箱信息


64-pin LQFP (7mm×7mm) 外形尺寸



符号	尺寸 (单位: inch)		
	最小值	典型值	最大值
A	0.354 BSC		
B	0.276 BSC		
C	0.354 BSC		
D	0.276 BSC		
E	0.016 BSC		
F	0.005	0.007	0.009
G	0.053	0.055	0.057
H	—	—	0.063
I	0.002	—	0.006
J	0.018	0.024	0.030
K	0.004	—	0.008
α	0°	—	7°

符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	9.00 BSC		
B	7.00 BSC		
C	9.00 BSC		
D	7.00 BSC		
E	0.40 BSC		
F	0.13	0.18	0.23
G	1.35	1.40	1.45
H	—	—	1.60
I	0.05	—	0.15
J	0.45	0.60	0.75
K	0.09	—	0.20
α	0°	—	7°

80-pin LQFP (10mm×10mm) 外形尺寸



符号	尺寸 (单位: inch)		
	最小值	典型值	最大值
A	0.472 BSC		
B	0.394 BSC		
C	0.472 BSC		
D	0.394 BSC		
E	0.016 BSC		
F	0.005	0.007	0.009
G	0.053	0.055	0.057
H	—	—	0.063
I	0.002	—	0.006
J	0.018	0.024	0.030
K	0.004	—	0.008
α	0°	—	7°

符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	12.00 BSC		
B	10.00 BSC		
C	12.00 BSC		
D	10.00 BSC		
E	0.40 BSC		
F	0.13	0.18	0.23
G	1.35	1.40	1.45
H	—	—	1.60
I	0.05	—	0.15
J	0.45	0.60	0.75
K	0.09	—	0.20
α	0°	—	7°

Copyright© 2026 by HOLTEK SEMICONDUCTOR INC. All Rights Reserved.

本文件出版时 HOLTEK 已针对所载信息为合理注意，但不保证信息准确无误。文中提到的信息仅是提供作为参考，且可能被更新取代。HOLTEK 不担保任何明示、默示或法定的，包括但不限于适合商品化、令人满意的质量、规格、特性、功能与特定用途、不侵害第三方权利等保证责任。HOLTEK 就文中提到的信息及该信息之应用，不承担任何法律责任。此外，HOLTEK 并不推荐将 HOLTEK 的产品使用在会由于故障或其他原因而可能会对人身安全造成危害的地方。HOLTEK 特此声明，不授权将产品使用于救生、维生或安全关键零部件。在救生 / 维生或安全应用中使用 HOLTEK 产品的风险完全由买方承担，如因该等使用导致 HOLTEK 遭受损害、索赔、诉讼或产生费用，买方同意出面进行辩护、赔偿并使 HOLTEK 免受损害。HOLTEK (及其授权方，如适用) 拥有本文件所提供信息 (包括但不限于内容、数据、示例、材料、图形、商标) 的知识产权，且该信息受著作权法和其他知识产权法的保护。HOLTEK 在此并未明示或暗示授予任何知识产权。HOLTEK 拥有不事先通知而修改本文件所载信息的权利。如欲取得最新的信息，请与我们联系。